DSP入门教程TMS320LF240x教程之内部资源介绍.pptVIP

2.3 系统配置和中断 位4：CANCLKEN，CAN模块时钟使能控制位 0-禁止CAN模块时钟（节能） 1-使能CAN模块时钟，且正常运行 位3：EVBCLKEN，EVB模块时钟使能控制位 0-禁止EVB模块时钟（节能） 1-使能EVB模块时钟，且正常运行 位2：EVACLKEN，EVA模块时钟使能控制位 0-禁止EVA模块时钟（节能） 1-使能EVA模块时钟，且正常运行 位1：保留 位0：ILLADR，无效地址检测位 检测到无效地址时，该位置1。置1后需软件来清0，即向该位写0即可。复位时该位为0。 注意:任何无效的地址会导致不可屏蔽中断（NMI）事件发生。 2.3 系统配置和中断 (2)、系统控制和状态寄存器2（SCSR2） SCSR2映射到数据存储器空间的7019h，各位如下： 位15-7：保留 位6：I/P QUAL，时钟输入限定，它限定输入到LF240x的CAP1-6、XINT1-2、ADCSOC、PDPINTA/PDPINTB引脚上的最小脉冲宽度。脉冲宽度只有达到这个宽度之后，内部的输入状态才会改变。 0－锁存脉冲至少需要5个时钟周期； 1－锁存脉冲至少需要11个时钟周期。 如这些引脚作I/O使用，则不使用输入时钟限定电路。 2.3 系统配置和中断 位5：WD保护位，该位可用来禁止WD工作。该位是—个只能清除的位，复位后＝1。通过向该位写1