数字电子技术 教学课件 ppt 作者 初玲 第21次课异步计数器及N进制计数器.docVIP

PAGE PAGE 11 第21次课异步计数器及N进制计数器 本次重点内容： 1、异步计数器的分析。 2、集成异步计数器的逻辑功能。 教学过程 21.1异步二进制计数器 一、 4位异步二进制加法计数 如图21-1所示，当低位触发器输出端Q由1态变为0态（下降沿）时，输出端Q向高位触发器的时钟脉冲输入端CP输出一个进位信号，此为触发器的有效触发沿，高位触发器就发生翻转，计数器计数加1。 4位异步二进制加法计数器的逻辑电路如图21-1所示。JK触发器都接成T′触发器，下降沿触发。 图21-1 4位异步二进制加法计数器逻辑电路 1）写方程： ①时钟方程：CP0=CP ， CP1=Q0n， CP2=Q1n ， CP3=Q2n ②驱动方程：J0=K0=1， J1=K1=1， J2=K2=1， J3=K3=1 ③输出方程：C=Q3nQ2nQ1nQ0n ④状态方程：Q0n+1= Q1n+1= Q2n+1= Q3n+1= 2）工作原理 异步置0端上加负脉冲，各触发器都为0状态，即Q3Q2Q1Q0＝0000状态。在计数过程中，为高电平。 只要低位触发器由1状态翻到0状态，相邻高位触发器时钟脉冲输入端CP接收到有效CP触发信号，触发器的状态便发生翻转。 3）状态转换真值表 根据状态方程和时钟方程可推出4位异步二进制加法计数器的状态转换真值表， 见表21-1：