微型计算机原理及应用 教学课件 ppt 作者 张彦斌 yw_3_01.pptVIP

第3章 半导体存储器 微机存储器系统的体系结构 三级(Cache-主存-辅存) 两种存储层次(“Cache-主存”与“主存-辅存”) 存储器与CPU的连接 芯片存储容量与存储器容量 存储器芯片组及其与CPU的连接 p.87 图3－12(b) 地址线的连接——选片与选址 存储器芯片的片选信号编址方法：线选法、译码法 高速缓存和虚拟存储器概念 局部性原理、存储调度与地址变换 3.1 存储器体系的分级结构(p.69) 3.1 存储器体系的分级结构(续) 1、两种存储层次： （1）主存与辅存 通过软硬件结合，形成主存和辅存统一的存储器系统。从而较好地解决存储器大容量与其低成本的矛盾。 （2）高速缓存储存器(Cache)与主存 完全由硬件实现“Cache-主存”地址变换和调度，解决了存储速度与成本之间的矛盾。 2、 (1) 存储容量 M： M=字数×字长= 2P×N (bit), 通常N＝1,2,4,8 (2) 地址选择线：A0~AP－1 (3) 数据I/O线： D0~DN－1 3.1 存储器体系的分级结构(续) 例：若存储系统的存储容量为4096个字，即按字长16位计算 存储容量＝4096×16 bit 若以字节(Byte，简称B)为单位计算，则 存储容量＝4096×2×8 bit ＝8192字节＝8KB 目前，微机系统中