第6章 TMS320C54x片内外设.ppt

第6章 TMS320C54x片内外设 6.1 时钟发生器 6.2 中断系统 6.3 定时器 6.4 主机接口 6.5 串行口 6.1 时 钟 发 生 器 6.1.1 时钟电路 时钟发生器为TMS320C54x提供时钟信号，其包括一个内部振荡器和一个锁相环电路。时钟发生器可以由内部振荡电路或外部时钟源驱动，这两种驱动方式如图6-1所示。 图6-1 时钟电路 ● 内部振荡电路驱动方式：将一个晶体跨接到X1和X2/CLKIN引脚两端，使内部振荡器工作，图中的电路工作在基波方式，建议C1和C2用10 pF。如果工作在谐波方式，则还要加一些元件。 ● 外部时钟源驱动方式：将一个外部时钟信号直接加到X2/CLKIN引脚(X1空着不接)。 ● 硬件配置的PLL(如TMS320C541、TMS320C542、TMS320C543、TMS320C545和TMS320C546)； ● 软件可编程PLL(如TMS320C545A、TMS320C546A和TMS320C548)。 1．硬件配置的PLL 通过设定TMS320C54x的3个引脚(CLKMD1、CLKMD2和CLKMD3)的状态来完成PLL的配置。时钟方式的配置方法如表6-1所示。 表6-1 时钟方式的配置方法 2．软件可编程PLL 软件可编程PLL是一种高度灵活的时钟控制方式，它的时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。 通过软件编程，可以选用以下两种时钟方式中的一种： ● PLL方式。输入时钟(CLKIN)乘以0.25～15共31个系数中的一个系数。这是靠PLL电路来完成的。 ● DIV(分频器)方式。输入时钟(CLKIN)除以2或4。当采用DIV方式时，所有的模拟电路，包括PLL电路都关断，以使功耗最小。 软件可编程PLL通过读/写时钟方式寄存器(CLKMD)来完成。 6.1.2 时钟模块编程 软件可编程PLL可以对时钟方式寄存器(CLKMD)编程加载，以配置成所要求的时钟方式。CLKMD寄存器是16位存储器映像寄存器，地址为0058H。它是用来定义PLL时钟模块中的时钟配置。CLKMD的结构如图6-2所示。 图6-2 CLKMD的结构 表6-2 时钟方式寄存器(CLKMD)各位段的功能 表6-3 PLL 的 乘 数 时钟模式转换：（DIV模式、禁止PLL时功耗最低） C5402复位时的时钟模式 6.1.3 低功耗(节电)模式 TMS320C54x器件有四种节电模式，此时，可以通过停止DSP内部的不同时钟，使TMS320C54x的核心进入休眠状态，降低功耗，且能保持CPU中的内容。当节电模式结束时，唤醒DSP可以连续工作下去。 通过执行IDLE1、IDLE2和IDLE3三条指令，或使信号为低电平，可使处理器进入不同的节电模式。表6-4列出了四种节电特性。 表6-4 四种节电工作方式 1) IDLE1模式 IDLE1暂停所有的CPU活动，但片内外设仍在工作。片内外设如串口定时器等的中断可唤醒CPU结束节电工作方式。 2) IDLE2模式 IDLE2暂停CPU和片内外设的工作。由于片内外设也停止了工作，不能产生中断，因而其唤醒方式不同于IDLE1，但是，其功耗却明显降低。 3) IDLE3模式 IDLE3模式类同于IDLE2，它使片内锁相环PLL暂停工作，这样就完全使TMS320C54x停止了工作。与IDLE2相比，IDLE3更显著地降低了功耗。 4) HOLD模式 HOLD模式是另外一种节电模式，它使外部地址总线、数据总线和控制总线进入高阻状态，也可以使CPU暂停工作，这取决于HM位的状态。 6.2 中 断 系 统 6.2.1 中断结构 1．中断类型 TMS320C54x中断既支持硬件中断，也支持软件中断。软件中断由程序指令引起，如INTR、TRAP或RESET。硬件中断有外