数字通信收发信机的设计与仿真课件.ppt

* * 数字通信收信机的实现 PN码的同步跟踪 延迟锁相环跟踪环路 一种非相干方式，利用接收信号分别与本地的超前和滞后信号作相关运算，运算结果之差作为误差信号去控制NCO。 * * 数字通信收发信机的实现 PN码的同步跟踪 由于PN码的自相关主峰是底宽为两个码片的三角形，这样两个相关器输出的有一定时差的两个三角形相关峰值经过相加器反相合成以后成为一个S形曲线，此即锁相环的鉴相特性，利用该鉴相特性，如果收到的扩频信号与本地码信号有超前或滞后，则相加器输出的误差信号为零，利用该误差信号去控制PN码时钟，从而实现码同步跟踪过程。 * * 数字通信收信机的实现 PN码的同步跟踪 进入伪码跟踪状态时，通过比较超前和之后两个支路的相关峰值大小，对扩频码的时钟相位进行微调，达到精确同步。具体的做法是如果超前支路的相关峰值大于滞后支路的相关峰值，则说明本地扩频码的相位滞后了，当调整脉冲到来时，降低本地伪码的速率，这样就使伪码的相位提前了。相反，如果滞后支路的相关峰大于超前支路的相关峰值，说明扩频码的时钟相位超前了，当调整脉冲到来时，升高本地伪码的速率，这样就使伪码的时钟相位滞后了。经过多次调整，最终使扩频码达到精确同步。 * * 数字通信收信机的实现 PN码捕获跟踪流程图 * * 数字通信收信机的实现 解扩模块出来的数据进入到数据码元积分器，它的作用是进行低通滤波，滤去混频模块输出高频部分。在这里积分的控制信号即为数据信息码元的位同步信号，它是在伪码同步后产生的，即每经过一个伪码周期产生一个同步信号，也就是对输入的信号进行累加，每经过一个伪码周期产生一个输出信号。 积分 * * 数字通信收信机的实现 对于同步、超前和滞后三条支路，又包括两条支路，分别对应I、Q两路信号。对同步支路的I、Q两路信号，一方面送给解调器进行解调得到发送端发送的数据，另一方面需要经过平方器后相加得到同步支路的相关峰，再对相关峰进行捕获判决。此模块的原理也非常简单，经过数据码元积分器出来的I、Q两路数据平方相加即可得到相关峰。同步支路的相关峰用于扩频码的捕获判决，超前和滞后支路的相关峰用于扩频码的精确跟踪。 平方器 * * 数字通信收信机的实现 AHA 4501 硬件结构相同 软件配置不同 帧同步问题-发送端巴克码头（帧长-63×63） 数字解调 信道解码 信源解码 信宿 基带部分 * * 数字通信收信机的实现 ADV212 实现Motion-JPEG2000的解码 硬件设计与编码端基本一致 软件不同 配置程序 FirmWare不同 数字解调 信道解码 信源解码 信宿 基带部分 * * 数字通信收信机的实现 ADV212 帧同步问题； 判别压缩数据流中帧头及尾信息。 * * 数字通信收信机的实现 JPEG2000压缩芯片：ADV202-解码流程 * * 数字通信收信机的实现 D/A-ADV7179 视频编码器的功能与视频解码器相反，将数字的亮、色信号进行D／A变换并重新编码为复合全视频信号或RGB输出。视频编码器在数字电视、数字视频处理中的作用是恢复模拟信号，用于末级激励视放或标准视频输出。 数字解调 信道解码 信源解码 信宿 基带部分 * * 数字通信收信机的实现 D/A- ANALOG公司的ADV7179 通过I2C总线可将其编程设置为PAL及NTSC复合视频或RGB输出。一个在单块集成电路上的高速率，数模转换编码器，它包括与TTL输入匹配的6个高速视频数模转换器。有3个独立的8位宽的输入端口，能接收高清晰度或标准清晰度的视频数据。对所有的标准，额外的水平、垂直和黑白信号，或EAV/SAV时间码，控制着往数字信息流和输出信号中插入合适的位同步信号。 * * 数字通信收信机的实现 数字收信机原理框图 * * 数字通信收信机的实现 数字收信机实现框图 * * 数字通信发信机的实现 信源：摄像头 信宿：CPU 无线信道 信宿：监视器 信源：数据 几兆速率 几兆速率 几十K速率 几十K速率 * * 数字通信发信机的实现 数据 信源 信源编码 信道编码 数字调制 滤波器 混频器 功放 滤波器 天线 基带部分 数字通信发信机组成 * * 数字通信发信机的实现 数字发信机原理框图 * * 数字通信发信机的实现 数字发信机实现框图 * * 数字通信收信机的实现 滤波器 数字解调 混频器 信道解码 低噪放 信源解码 滤波器 信宿 天线 基带部分 数字通信收信机的组成 * * 数字通信收信机的实现 数字发信机原理框图 * * 数字通信收信机的实现 数字发信机实现框图 * * 数字通信收信机的实现 A/D芯片AD92