时序逻辑电路分析报告.pptVIP

4.4 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 4.4.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M:状态数;n:触发器的个数） 2n-1M≤2n 同步计数器的设计举例 例: 设计一个同步5进制加法计数器 (1）根据设计要求，设定状态，求得状态转换图和状态表。 (2) 该状态图不需化简。 S0/0 S1/0 S2/0 S3/0 S4/1 现态 次态 进位输出 S0 S1 0 S1 S2 0 S2 S3 0 S3 S4 0 S4 S0 1 （3）状态分配，列状态转换编码表。 现态 次态 进位输出 Q2n Q1n Q0n Q2n+1Q1n+1Q0n+1 Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 （4）选择触发器。选用JK触发器及其激励表。 Q n Q n+1 J K 0 0 0 ? 0 1 1 ? 1 0 ? 1 1 1 ? 0 （5）求各触发器的激励函数和进位输出函数。 现态 次态 激励 激励 激励 进位输出 Q2n Q1n Q0n Q2n+1Q1n+1Q0n+1 J2 k2 J1 k1 J0 k0 z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 Q n Q n+1 J K 0 0 0 ? 0 1 1 ? 1 0 ? 1 1 1 ? 0 0 ? 0 ? 1 ? 0 ? 1 ? ? 1 0 ? ? 0 1 ? 1 ? ? 1 ? 1 ? 1 0 ? 0 ? 1 0 1 1 1 0 1 1 1 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 激励表 （5）求各触发器的驱动方程和进位输出方程。 J2=Q1nQ0n J1= k1 =Q0n J0=Q2n Z = Q2n 1 ? ? ? ? 00 01 11 10 0 1 J2 ? ? ? 1 ? ? ? ? 00 01 11 10 0 1 k2 K2=1 1 ? ? ? ? ? 00 01 11 10 0 1 ? ? 1 ? ? ? ? 0 1 k1 J1 1 ? ? 1 ? ? ? 00 01 11 10 ? 1 1 ? ? ? ? ? 00 01 11 10 0 1 k0 00 01 11 10 J0 K0=1 0 1 1 ? ? ? 0 1 00 01 11 10 Z J1 J0 Z （6）画逻辑图。 （7）检查能否自启动 000/0 001/0 010/0 011/0 100/1 111/1 110/1 101/1 如果电路进入无效状态101、110、111时，在CP 脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 Q C1 C1 Q 1K 1J ∧ 1J 1J ∧ 1