Verilog中地一些语法和技巧.docVIP

实用文档 PAGE 文案大全 . . Reg型的数据类型默认初始值为X。reg型数据可以赋正值也可以赋负值，但是当一个reg型数据是一个表达式的操作数的时候，他的值被当做无符号数及正值。 在数据类型中？和Z均表示高阻态。 Reg型只表示被定义的信号将用在“always”模块内，并不是说reg型一定是寄存器或触发器的输出。虽然reg型信号常常是寄存器或触发器的输出但是并不一定总是这样。 Verilog语言中没有多维数组的存在。Memory型数据类型是通过扩展reg型数据的弟子和范围来生成的。其格式如下reg[n-1:0]存储器名[m-1:0]; 在除法和取余的运算中结果的符号和第一个操作数的符号位是相同的。 不同长度的数据进行运算：两个长度不同的数据进行位运算时，系统会自动地将两者按有端对齐，位数少的操作数会在相应的高位用0填满以便连个操作数安慰进行操作。 = = =与！= = =和= =与！= =的区别：后者称为逻辑等是运算符，其结果是2个操作数的值决定的。由于操作书中某些位可能不定值x和高阻态z结果可能是不定值x。而 = = =和！= = =运算符对操作数的比较时对某些位的高阻态z和不定值x也进行比较，两个操作数必须完全一致，其结果才是1，否则是0. 非阻塞和阻塞赋值方式：非阻塞赋值方式（如a=b）上面语句所赋得变量值不能立即被下面语句所用，（2）快结束后才能完成这次赋值操作