微机接口CPU系统结构s第二章 16位和32位微处理器.ppt

* 集成电路内芯片的晶体管数目，每隔18-24个月，其集成度就要翻一番，称为 定律。摩尔定律是指IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。摩尔定律是由英特尔(Intel)名誉董事长戈登·摩尔（Gordon Moore）经过长期观察发现得之。　　计算机第一定律——摩尔定律Moore定律1965年，戈登·摩尔（GordonMoore）准备一个关于计算机存储器发展趋势的报告。他整理了一份观察资料。在他开始绘制数据时，发现了一个惊人的趋势。每个新芯片大体上包含其前任两倍的容量，每个芯片的产生都是在前一个芯片产生后的18-24个月内。如果这个趋势继续的话，计算能力相对于时间周期将呈指数式的上升。Moore的观察资料，就是现在所谓的Moore定律，所阐述的趋势一直延续至今，且仍不同寻常地准确。人们还发现这不光适用于对存储器芯片的描述，也精确地说明了处理机能力和磁盘驱动器存储容量的发展。该定律成为许多工业对于性能预测的基础。在26年的时间里，芯片上的晶体管数量增加了3200多倍，从1971年推出的第一款4004的2300个增加到奔腾II处理器的750万个。　　 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * （SP-2--SP, AX-(SP)） * * * * * * * * * * * * 8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置_地址锁存器8282/8283__芯片，为提高总线驱动能力，应配置__数据总线收发器8286/8287__芯片。 * * * * * * * * * * 2.6.4指令流水线的组成 总线接口部件、 指令预取部件、 指令译码部件 执行部件 * Intel结构（IA）处理器进化 －性能的提高过程及采用的相关技术 小结： 取指令和预取指令队列（提出指令并行） Cache技术（存储器速度的瓶颈问题） 超标量流水线技术（指令执行速度） 指令分支预测 （减小分支损失） IA处理器的寄存器组织（简单～复杂变化） MMU和虚拟存储 （存储器容量问题） * MMU和虚拟存储机制扩大存储空间 286：MMU，16MB物理、1GB虚拟 16K个段描述符描述16K个存储段，每段64KB 实模式仅用1MB物理空间，保护用全部16MB 386：MMU增加分页选择，线形—物理地址转换，4GB物理、64TB虚拟 控制寄存器CR0：PE位，实—保护模式转换 Pentium：64GB物理空间 * 2.7.1 Pentium的原理结构 总线接口部件 U流水线和V流水线 数据Cache 指令Cache 指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件 寄存器组 2.7 Pentium 微处理器 * 2.7.1 Pentium的主要部件和原理结构 Pentium的寄存器和相关机制 * 总线接口部件完成如下总线功能 ① 地址驱动和传输。 ② 数据驱动。 ③ 数据总线宽度控制。 ④ 数据缓冲。 ⑤ 总线操作的控制功能 ⑥ 奇/偶校验告示功能 ⑦ Cache操作控制 * IA处理器的寄存器组织 1）基本结构寄存器 通用REG AX~DX — EAX~EBX SP、BP、SI、DI — ESP、EBP、ESI、EDI 段REG CS、SS、DS、ES、FS、GS 指令指针REG IP — EIP 标志REG Flags —— EFlags* 2）系统级寄存器 控制REG CR0~CR3*，CR4 系统地址REG GDTR 存放全局描述符表的基地址和限长 IDTR 存放全局描述符表的基地址和限长 LDTR 选择符（LDT基址、限长、属性） TR 选择符（任务基址、限长、属性） 3）调试与测试寄存器 调试REG DR0~DR7 测试REG TR6~TR7，TR3~TR5 * IA处理器的 寄存器组织 * 2.8 32 位微处理器Pentium的先进技术 1.? 先进的体系结构 ⑦增强了信息传输准确性检测能力和机器异常事件的处理能力。 ⑥采用分段分页两极存储管理机制，使存储管理可靠快速。 ⑤常用指令采用硬件来实现，使其执行速度大大提高。 ④内部集成FPU，使得浮点运算速度大大加快。 ③两条指令流水线并行执行指令，CPU速度得到充分发挥。 ②独立的片内代码Cache 和数据Cache。 ①内部总线32位，外部数据总线64位，加快了数据传输率。 * 2.8 32 位微处理器Pentiu