数字逻辑第六章习题答案.pptVIP

1. 分析图1所示脉冲异步时序逻辑电路。　 (1) 作出状态表和状态图；　 (2) 说明电路功能。 解： 该电路是一个Mealy 型脉冲异步时序逻辑电 路。其输出函数和激励 函数表达式为　 　 (2) 电路的状态表、状态图 (3) 由状态图可知，该电路是一个三进制计数器。电路中有一个多余状态10，且存在“挂起”现象。 2 分析图所示脉冲异步时序逻辑电路。　 (1) 作出状态表和时间图；　 (2) 说明电路逻辑功能。 解（1）该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状态。激励函数表达式为 (2) 电路的状态表 （3）时间图（4）由时间图可知，该电路是一个模6计数器。 3 分析图5所示脉冲异步时序逻辑电路。　 (1) 作出状态表和状态图；　 (2) 说明电路逻辑功能。 解1）该电路是一个 Moore型脉冲异步时序 逻辑电路,其输出函数 和激励函数表达式为 （2）该电路的状态图、状态表 4 分析图7所示脉冲异步时序电路，作出时间图并说明该电路逻辑功能。 （2）电路次态真值表 （3）时间图 （4）该电路是一个模4计数器。 5 用D触发器作为存储元件，设计一个脉冲异步时序电路。该电路在输入端x的脉冲作用下，实现3位二进制减1计数的功能，当电路状态为“000”时，在输入脉冲作用下输出端Z产生一个借位脉冲，平时Z输出0。 解：1)设状态变量用y2y1y0表示根据题意，可作出三位二进制减1计数器的状态转移表 ②次低位触发器的状态y1在y0由0变为1时发生变化，即y0发生一次0→1的跳变，触发器产生一次翻转。因此，可令该触发器的时钟端信号C1=y0，输入端信号 ③最高位触发器的状态y2在y1由0变为1时发生变化，即y1发生一次0→1的跳变，触发器产生一次翻转。因此，可令该触发器的时钟端信号C2=y1，输入端信号 （3）综合上述分析结果，可得到三位二进制减1计数器的激励函数表达式为 （4）根据所得激励函数表达式，可画出三位二进制减1计数器的逻辑电路图如图9所示。 6 用T触发器作为存储元件，设计一个脉冲异步时序电路，该电路有两个输入x1和x2，一个输出Z，当输入序列为“x1—x1—x2”时，在输出端Z产生一个脉冲，平时Z输出为0。 解 (1) 建立原始状态图和原始状态表 　 由题意可知，该电路有两个输入，一个输出。由于要求输出为脉冲信号，所以，应将电路设计成Mealy模型。设电路初始状态为A，根据题意可作出原始状态图如图10所示，原始状态表如表6所示。 (2) 状态化简  表6所示状态表已达最简。 (3) 状态编码　  由于最简状态表中有三个状态，故需用两位二进制代码表示。设状态变量为y2、y1，根据相邻编码法原则，可令y2y1=00表示状态A, y2y1=01表示状态B, y2y1=11表示状态C，由此得到二进制状态表如表7所示。 (4) 确定激励函数和输出函数 　 确定激励函数和输出函数时注意： ● 对于多余状态y2y1=10和不允许输入x2x1=11，可作为无关条件处理； ● 当输入x2x1=00时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态与现态相同时，触发器时钟信号为0，T端为d。 据此，可列出激励函数和输出函数真值表如表8所示。　 根据真值表画出激励函数和输出函数卡诺图(略)，化简后可得：(5) 画出逻辑电路图　 根据激励函数和输出函数表达式，可画出实现给定功能的逻辑电路如图11所示。该电路存在无效状态10，但不会产生挂起现象，即具有自启动功能。 7 试用与非门构成的基本R-S触发器设计一个脉冲异步模4加1计数器。 　 解（1） 设电路输入脉冲为x，状态变量为y1y0,其状态表如表9所示。 （2） 根据状态表和RS触发器的功能表，可列出激励函数真值表如表10所示。 （3）化简后，可得激 励函数最简表达式为： （4）根据激励函数表达式，可画出逻辑电路图如图12所示。 * （3）该电路是一个“x1—x2—x3”序列检测器。 解：（1） 该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状态。激励函数表达式为 2） 分析上表所示状态转移关系，可发现如下规律：　 ①最低位触发器的状态y0只要输入端x有脉冲出现便发生变化，即每来一个输入脉冲，触发器产生一次翻转。因此，可令该触发器时钟端信号C0=x，输入端信号=　 *