存储系统和结构.pptVIP

第5章 存储系统和结构;;;5.1 存储系统的组成;5.1.1 存储器分类;5.1.2 存储系统层次结构; Cache存储系统是为解决主存速度不足而提出来的。在Cache和主存之间，增加辅助硬件，让他们构成一个整体。从CPU看，速度接近Cache的速度，容量是主存的容量，每位价格接近于主存的价格。由于Cache存储系统全部用硬件来调度，因此它对系统程序员和应用程序员都是透明的。 虚拟存储系统是为解决主存容量不足而提出来的。在主存和辅存之间，增加辅助的软硬件，让他们构成一个整体。从CPU看，速度接近主存的速度，容量是虚拟的地址空间，每位价格接近于辅存的价格。由于虚拟存储系统需要通过操作系统来调度，因此对系统程序员是不透明的，但对应用程序员是透明的。;5.2 主存储器的组织;5.2.1 主存储器的基本结构;5.2.2 主存储器的存储单元;5.2.3 主存储器的主要技术指标;5.2.4 数据在主存中的存放;5.3 半导体随机存储器和只读存储器;5.3.1 RAM记忆单元电路;5.3.2 动态RAM的刷新;5.3.3 RAM芯片分析;5.3.4 半导体只读存储器;5.3.5 半导体存储器的封装;5.4主存储器的链接与控制;5.4.1 主存容量的扩展;5.4.2 存储芯片的地址分配和片选;2. 全译码法 全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 全译码法的优点是每片（或组）芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。 ;5.4.3 主存储器和CPU的连接;5.4.4 主存的校验;5.4.5 PC系列微型计算机的存储器接口;5.5 提高主存读写速度的技术;5.5.1 主存与CPU速度匹配;5.5.2 FPM DRAM;5.5.3 EDO DRAM;5.5.4 SDRAM;5.5.5 DDR SDRAM;5.5.6 DDR2 SDRAM和DDR3 SDRAM;5.5.7 Rambus DRAM;5.5.8 双通道内存技术 ;5.6 多体交叉存储技术;5.6.1 并行访问存储器;5.6.2 交叉访问存储器;5.7 高速缓冲存储器;5.7.1 高速缓存工作原理;5.7.2 Cache的读写操作;5.7.3 地址映象;3. 组相联映像 组相联映像将Cache分成若干组，组存中的块可以直接映像装入Cache中对应组内的 任何一块位置上，即组间采取直接映像，组内采取???相联映像。组相联映像实际上是全相联映像和直接映像的折衷方案，所以其优点和缺点介于全相联和直接映像方式的优缺点之间。 组相连映像的具体实现方案有两种，他们之间的区别在于是否需要将主存空间按Cache大小再分成区。图5-28（c）是采用主存分区的方案，主存分成2区，每区4组，每组2块；Cache分成4组，每组2块。主存的第9块将可以映像到Cache 的第0块或第1块的位置上。 也可以采用主存不分区的方案，此方案的映像关系与直接映像的公式相同，只不过公式中K代表Cache的组号，Q代表Cache的组数而已。两种方案下主存块映像的位置有所不同。;5.7.4 替换算法;5.7.5 更新策略;5.7.6 PC机中Cache技术的实现;5.8 虚拟存储器;5.8.1 虚拟存储器的基本概念;5.8.2 页式虚拟存储器 ;5.8.3 段式虚拟存储器;5.8.4 段页式虚拟存储器;5.8.5 快表与慢表