2014-2015-1数字电路与逻辑设计-A卷.docVIP

实用文档 PAGE 文案大全 试卷编号 试卷编号 命题人： 　王玉青 　 审核人：　　 　 试卷分类（A卷或B卷） 五邑大学 试 卷 学期： 2013 至 2014 学年度　　　第 1 学期 课程： 　数字电路与逻辑设计　　 课程代号： 　0700280 　 使用班级： 信息工程学院2011级　　 姓名： 　 　学号： 　 题号 一 二 三 四 五 六 七 八 九 总分 得分 得分 得分 一、填空题（15分，每空1分）　　　　　　　 时序逻辑电路按照其触发器是否由统一的时钟控制分为 时序逻辑电路和 时序逻辑电路。 当数据选择器的数据输入端的个数为8时，其地址代码应有 位。 两个1位二进制数字A和B相比较，可以用 作为AB的输出信号Y(AB)。 寻址容量为256k × 4的RAM需要 根地址线。 5. 欲设计一个47进制的计数器至少需要 片74LS160。 6. JK触发器的特性方程为 。 7. 当TTL与非门的输入端悬空时相当于输入接入 电平。 8. 模数转换器（ADC）两个最重要的指标是转换精度和 。 9. A/D转换通常经过 、 、 、 四个步骤。 10. TTL门电路中，输出端能并联使用的有 和 。 得分 得分 二、选择题（11分，每空1分）　　　　　　　 下列各式中哪个是三变量A、B、C的最小项？ 。 A. B. C. D. 下列公式中哪个是错误的？ 。 A. B. C. D. 采用集电极开路的OC门主要解决了 。 A. TTL门不能相“与”的问题 B. TTL门的输出端不能“线与”的问题 C. TTL门的输出端不能相“或”的问题 触发器有两个稳态，，存储4位二进制信息需要 个触发器。 A. 2 B. 4 C. 8 D. 16 5. 欲使D触发器按工作，应使输入端D= 。 A. 0 B. 1 C. Q D. 6. 要构成容量为4k×8的RAM，需要 片容量为256×4的RAM。 A. 2 B. 4 C. 8 D. 32 7. 3线-8线译码器处于译码状态时，当输入A2A1A0=010时，输出= 。 A. B. C. D.8. 多谐振荡器可产生 。 A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 9. 555定时器构成施密特触发器时，其回差电压为 。 A. VCC B. VCC/2 C. VCC/3 D. 2VCC/3 10. D/A转换器能够将 转变成 。 A. 正弦信号 B. 数字信号 C. 模拟信号 D. 方波信号 得分 得分 三、判断题（8分，每题1分） ( )1. 编码器是时序逻辑电路。 ( )2. 施密特触发器可用于将三角波变换成正弦波。 ( )3. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ( )4. 四变量的最小项共有8种组合。 ( )5. 具有推拉输出的TTL门的输出端不可以并列使用。 ( )6. CMOS门的输入端不可以悬空。 ( )7. 将TTL与非门作非门使用，则多余输入端应接低电平。 ( )8. T触发器，在T=1时，加上时钟脉冲，则触发器翻转。 得分 得分 四、（共9分） 用卡诺图法化简逻辑函数 得分五、（共17分） 得分 已知同步时序电路如图1所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路的功能。 图1 得分 得分 六、（共15分） 试利用74LS161和反馈预置数法设计一可控进制计数器：当控制变量X为1时为12进制