电子测试课程设计.docVIP

PAGE PAGE 1 1.课程设计目的 1、掌握数字电子钟的设计、组装与调试方法。 2、了解数字钟的组成及工作原理。 3、熟悉集成电路的使用方法。 4、熟悉集成电路的引脚安排。5、掌握各芯片的逻辑功能及使用方法。 6、了解面包板结构及其接线方法。 7、提高电路布局﹑布线及检查和排除故障的能力。 2.课程设计题目描述和要求 （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟。 （2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 （3）画出框图和逻辑电路图，写出设计、实验总结报告。 （4）①闹钟系统。 ②整点报时。在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。 ③日历系统（选做）。 3.课程设计报告内容 3.1 设计部分 3.1.1 多功能数字钟电路 3.1.2设计要求 基本功能如下： 准确计时，以数字形式显示时、分、秒的时间。 小时的计时要求为“12翻1”，分和秒的计时要求为60进位。 校正时间。 扩展功能如下： 定时控制。 仿广播电台正点报时。 报整点时数。 触摸报整点时数。 3.1.3设计原理 如图Ⅰ所示，数字钟电路系统有主体电路和扩展电路两大部分所组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。 该系统的工作原理是，振荡器产生稳定的高频脉冲信号作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器，计时出现误差时可以用校时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 图Ⅰ 多功能数字钟系统组成框图 3.1.4设计内容 振荡器的设计 分频器的设计 时分秒计数器的设计 时分秒译码显示电路的设计 60进制电路，12翻1电路设计 校时电路设计 定时电路的设计 仿电台整点报时电路的设计 3.1.5设计步骤 ① 主体电路的设计与装调 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 ⑴振荡器的设计 振荡器是数字钟的核心。振荡器的稳定程度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。图Ⅱ为电子手表集成电路中晶体振荡器电路，常取晶振的频率为32768Hz。因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。 如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里采用555构成的多谐振荡器，设振荡频率f。=1KHz，电路参数如图Ⅲ所示。 ⑵分频器的设计 分频器的功能主要有两个：一是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的Q0端输出频率为500Hz，第2片的Q3端输出位10Hz，第3片段Q3端输出为1Hz。如图Ⅲ所示。 图Ⅳ 分频器 ⑶时分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为00-01-…-58-59-00…，选74LS92作为十位计数器，74LS90作为个位计数器，再将它们级联组成模数M=60的计数器。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS191和74LS74，如图Ⅴ所示。 ⑷校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般电子表都具有时、分、秒等的校时功能。为使电路简单，本实验只进行小时和分的校时。 对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图Ⅵ为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如表㈠所示。校时脉冲采用分频器输出的1