数字电子技术-项目8 基于FPGA的数字频率计的设计.pptVIP

（3）PROM的PLD表示法 （a）编程前的PROM （b）编程后的PROM 图8-19 PROM的PLD表示法 【例8-1】试用PROM实现下列一组逻辑函数，列出PROM的内容表，画出阵列图。 （8-1） 解 将式（8-1）化为最小项之和的形式得到 根据逻辑函数可列出真值表，见表8-3，将A、B、C、D四个输入变量分别接至PROM的地址输入端A3、A2，A 1、A0，PROM的数据端D3、D2、D1、D0分别作为逻辑函数Y3、Y2、Y1、Y0的输出，则PROM的内容表就是表8-3。该存储器的容量为16×4位，根据内容表可画出PROM的阵列图，如图8-19 (b)所示。 表8-3 真值表 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 3．可编程阵列逻辑器件PAL简介 可编程阵列逻辑器件PAL是20世纪70年代后期推出的PLD器件。它采用可编程与门阵列和固定连接或门阵列的基本结构形式，一般采用熔丝编程技术实现与阵列的编程。各种型号PAL的门阵列规模有大有小，但基本结构类似。 PAL电路由三部分组成：①可编程的与逻辑阵列；②固定的或逻辑阵列；③输出电路。通过对与阵列的编程可以实现各种组合逻辑功能，使用输出电路中的触发器及反馈线可以实现各种时序逻辑功能 。 PAL的基本电路结构如图8-20（a）所示。未编程前，空白PAL的与逻辑阵列中所有交叉点处都有熔丝接通。为实现某电路的编程过程将无用的熔丝烧断，将有用的熔丝保留。编程后的PAL电路结构如图8-20（b）所示。实现的函数为 （a）编程前的内部结构 （b）编程后的内部结构 图8-20 PAL基本电路结构 通常典型的逻辑函数要求3~4个乘积项，在PAL现有产品中，乘积项最多可达8个，对于大多数逻辑函数，这种结构基本上可以满足多数情况的使用。 PAL16L8是一种典型的PAL器件，图8-21给出了它的逻辑电路图。电路内部包括8个与-或阵列和8个三态反相输出缓冲器。每个与-或阵列由32个输入端的与门和7个输入端的或门组成。引脚“l～9”以及引脚“11”作为输入端，用户可以根据自己的需要将引脚“13～18”用作输出端，或者是输入端。例如，当引脚“14”的三态反相输出缓冲器的输出呈高阻态时，引脚“14”可以用作输入端，否则，它将用作输出端，并且低电平有效。引脚“12”和“19”只能用作输出端。引脚“10”为接地端，引脚“20”为电源端(图中未画出)。 PALl6L8需借助计算机、专用或通用编程器和相应编程软件实现编程。 4.可编程通用阵列逻辑器件GAL PAL器件的发展给逻辑设计带来了很大的灵活性，但它还存在着不足之处。一方面，它采用熔丝连接工艺，靠熔丝烧断达到编程的目的，一旦编程便不能改写；另一方面，不同 图8-21 PAL16L8逻辑电路图 输出结构的PAL对应不同型号的PAL器件，不便于用户使用。而通用阵列逻辑器件GAL是在PAL器件的基础上发展起来的新一代增强型器件，它直接继承了PAL器件的与-或阵列结构，利用灵活的输出逻辑宏单元OLMC(Output Logic Macro Cell的缩写)结构来增强输出功能。同时采用电子标签和宏单元结构字等新结构和基于浮栅MOS管电可擦除的E2CMOS新技术，使GAL器件具有可擦除、可重新编程以及重