12位逐次逼近寄存器型ADC转换器设计.docVIP

PAGE 逐次逼近寄存器型ADC设计报告 组 员（学 号）： 刘秀春 贾明 李强 王紫彤 专 业（年 级）： 集成电路设计 2008级 课 程 名 称 ： 数模混合集成电路设计 提 交 日 期 ： 2011年12月22日 逐次逼近寄存器型ADC设计报告 一、组员分工： 序 号 组 员 承 担 工 作 1 刘秀春 比较器、SAR（设计，仿真，电路图，版图） 2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图） 3 李强 DAC（设计，仿真，电路图，版图） 4 王紫彤 MOS开关、运算放大电路（设计，仿真，电路图，版图） 二、项目设计要求： 设计一个12bit逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求： 分 辨 率 12bit 采样频率 100KHz 功 耗 2mW 电源电压 2.5V 面 积 3mm2 工作温度 0~80℃ 工艺技术 0.25um 四、项目设计内容： 图1 逐次逼近寄存器型模数转换器工作原理框图1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构： 图1 逐次逼近寄存器型模数转换器工作原理框图 2. 逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等 3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VINVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。 4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计： 子模块1： 比较器（COMPARE） 电路结构： 图中所示的是两级运放比较器，左端的恒流源电路时产生一个40uA 的电流，然后通过电流镜镜像到比较器的内部，经M6、M7组成的第二级运放输出比较结果。 工作原理： 电路结果：经比较器比较后，当Vg1Vg2时，比较值为0，就会生成一个比刚才小一点的电压继续比较。当Vg1Vg2时，那么比较值为1，就会生成一个高一点的电压 比较器电路是将一个模拟信号与另一个模拟信号进行比较，根据比较结果输出一个二进制信号，来达到逐次逼近的目的，实际上，比较器完成的是模数转换中量化的过程，可见比较器的优劣直接影响着模数转换器的性能。 参数设定： 利用sweep语句对m8管进行扫描，其他的管子参数值固定。从功能图中可以看到管子的尺寸影响不大，在精度仿真图第二个标尺所对应的曲线精度满足设计要求而且管子尺寸相对较小，即w=2u,所以经过扫描后各管子尺寸如表所示。 器件名称 参数值 器件名称 参数值 m1 w=3u l=1u m5 w=8u l=1u m2 w=3u l=1u m6 w=60u l=1u m3 w=14u l=1u m7 w=10u l=1u m4 w=14u l=1u m8 w=2u l=1u c 30ff m9 w=8u l=1u ibias 40uA (4) 仿真网表： a响应仿真 .lib mix025_1.l tt Vdd vdd 0 2.5v Vg1 g1 0