第6章 FPGA设计中的基本问题.ppt

图6.27 利用RC滤波器滤除毛刺 6.6 清零和置位信号 清零和置位信号对毛刺也是非常敏感的， 最好的清零和置位信号是从器件的输入引脚直接引入。 给数字逻辑电路设置一个主复位“CLRN”引脚是常用的好方法， 该方法是通过主复位引脚给电路中每个功能单元馈送清零或置位信号。 与全局时钟引脚类似， 几乎所有FPGA器件都有专门的全局清零引脚和全局置位引脚。 如果必须从器件内产生清零或置位信号， 则要按照“门控时钟”的设计原则去建立这些信号， 确保输入信号中不会出现毛刺信号。 若采用门控清零或者门控置位， 则单个引脚或者触发器作为清零或置位的源， 而将其它信号作为地址或控制线。 在清零或置位的有效期间， 地址或控制线必须保持稳定， 决不能用多级逻辑或包含竞争状态的单级逻辑产生清零或置位信号。 6.7 信 号 的 延 时 对FPGA来说， 由于路径必须通过电晶体开关， 因此连线延时一直是路径延时的主要部分。信号每通过一个逻辑单元， 就会产生一定的延时。 延时的大小除了受路径长短的影响外， 还受器件内部结构特点、 制造工艺、 工作温度、 工作电压等条件的影响。 现有的FPGA 设计软件都可以对内部延时进行比较准确的预测。 器件内部延时越大， 器件的工作速度也就越低， 所以降低信号传输延时是提高处理速度的关