三段式状态机.ppt

状态机的优势： 数字秒表的要求及工作原理 要求：用VHDL语言设计数字秒表； 计时单位：1秒；(即每秒计时1次) 计时范围：60秒； 显示方式：使用PLD实验板上的8个LED进行显示； 用逻辑电路控制8个LED灯，左边4个代表秒表计数的十位，右边4个代表秒表计数的个位，在脉冲信号CP的作用下，间接显示秒表的BCD数值； LED灯表示数字秒表的状态示意图： 1、分频器设计（用VHDL语言描述） CP由实验板上的10MHz有源晶振产生（长方形的“铁块”）；从PLD器件的专用时钟引脚Pin12输入到器件内部（在QuartusII下进行引脚锁定）， 为计数器提供时钟信号； 由于实验板上所带的连续脉冲CP的频率为10MHz；因此，需要为秒表的计数器设计分频器，将10MHz的连续脉冲分频，得到秒脉冲； 再由秒脉冲作为秒表计数器的计数频率。 本质上就是用VHDL语言设计模值计数器。 2、计数器设计（用VHDL语言描述） 直接的60进制计数器所对应的是二进制数值，不便于显示； 因此，可将秒表看做由个位为10进制的计数器和十位为6进制的计数器进行级联构成，这种计数器也称为BCD计数器； 采用VHDL分别描述10进制计数器和6进制计数器，当计数值为59时，若再来一个时钟脉冲，计数器回到初值0重新计数。 也可以直接描述60进制计数器，然后除10,得到的商为十位，余数为个位。