单片机应用项目5.pptVIP

并行输入口的扩展可用三态门缓冲器来实现。比较典型的芯片如74LS244，该芯片为单向总线缓冲器，无锁存功能。 2．扩展并行输入口 另一个是2A1~2A4（输入），2Y1~2Y4（输出），2G（输出允许）。 74LS244内部有2个4位的三态缓冲器，一个是1A1~1A4（输入），1Y1~1Y4（输出），1G（输出允许，为低时，1Yi=1Ai，为高时，Yi呈三态）。 例、 用74LS244扩展一个输入口，用于读取开关K1~K8的状态。 当P2.7、RD均为低时，经或门74LS32使74LS244的1G、2G为低，开关K1~K8的状态经74LS244送P0口被单片机读取。 设未用到的地址线均为1，则74LS244的端口地址为7FFFH。如果sw为字符型变量，语句 sw=XBYTE[0x7fff];  即可读取开关状态并保存在变量sw中。  二、 扩展可编程并行I/O接口 8255A是Intel公司生产的一种可编程输入/输出接口芯片，通用性强，能方便地与MCS-51单片机连接，以扩展MCS-51的输入/输出口。 8255A片内有3个8位并行I/O端口，可提供24条可编程的输入/输出端口线。8255A的内部结构由三部分电路组成：与CPU的接口电路、内部控制逻辑电路和与外设连接的输入/输出接口电路。 1．内部结构 　　　　 （1）与CPU的接口电路 　　 与CPU的接口电路由数据总线缓冲器和读/写控制逻辑组成。 数据总线缓冲器是一个三态、双向、8位寄存器，8条数据线D7～D0与系统数据总线连接，构成CPU与8255A之间信息传送的通道。 CPU通过执行输出指令向8255A写入控制命令或往外设传送数据，通过执行输入指令读取外设输入的数据。 读/写控制逻辑电路用来接收CPU系统总线的读信号、写信号和片选信号，端口选择信号A1、A0和复位信号RESET，用于控制8255A内部寄存器的读/写操作和复位操作。 　　　　 （2）内部控制逻辑电路 　　 内部控制逻辑包括A组控制与B组控制两部分。 A组控制寄存器用来控制A口PA7～PA0和C口的高4位PC7～PC4； B组控制寄存器用来控制B口PB7～PB0和C口的低4位PC3～PC0。 　 内部控制逻辑接收CPU发送来的控制命令，对A、B、C 3个端口的输入/输出方式进行控制。 　　　　 （3）输入/输出接口电路 　　 8255A片内有A、B、C 3个8位并行端口： A口和B口分别有1个8位的数据输出锁存/缓冲器和1个8位数据输入锁存器， C口有1个8位数据输出锁存/缓冲器和1个8位数据输入缓冲器，用于存放CPU与外部设备交换的数据。 8255A的3个数据端口既可以写入数据又可以读出数据，控制端口只能写入命令而不能读出，读/写控制信号（RD、WR）和端口选择信号（CS, A1和A0）的状态组合可以实现A、 B、 C 3个数据端口和控制端口的读/写操作。 2、引脚功能 D7～D0：三态、双向数据线。与CPU数据总线连接，用来传送数据。 CS：片选信号线。为低电平时，芯片被选中。 A1、A0：地址线。用来 选择内部端口。 RD：读出信号线。低电平时，允许数据读出。 WR：写入信号线。低电平时，允许数据写入。 RESET：复位信号线。高电平时，将所有内部寄存器（包括控制寄存器）清0。 PA7～PA0：A口输入/输出信号线。 PB7～PB0：B口输入/输出信号线。 PC7～PC0：C口输入/输出信号线。 Vcc：＋5V电源。 GND：电源地线。 任务1、扩展单片机的系统总线  在一些复杂的应用场合，单片机片内的RAM、I/O接口难以满足应用的需求，这时必须在片外扩展一些外围芯片，比如存储器、并行输入/输出口、串行输入/输出口、A/D和D/A转换器等，以构成一个功能更强的单片机应用系统。 一、单片机系统总线 1、系统总线的概念 MCS-51单片机的系统总线由地址总线、数据总线、控制总线等组成。 (1) 地址总线 地址总线用于传输单片机送出的地址信号，对存储单元和I/O端口进行选择。 地址总线是单向的，只能由单片机向外发出。