数字电路抢答器设计.docVIP

西安邮电学院 数字电路课程设计报告书 ——数字抢答器 数字电路课程设计——抢答器的设计 一 实验目的 四路数字抢答器的设计 二 实验要求 要求至少控制四人抢答，允许抢答时间为10秒，输入抢答型号是在“抢答开始”命令后的规定时间内，显示抢先抢答者的组号；亮绿灯并锁存组号。 在“抢答开始”命令前抢答者，显示违规抢答者的组号；亮红灯，并锁存组号。 在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（数码管的倒计时显示为0，主持人开关灯灭）。 4、选做功能:要求不仅要显示组号,还要显示抢答的次序。 三 实验框图及总体设计 ? 如图所示为总体方框图。其工作原理为：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器灭灯，开关灯灭，定时器显示设定时间；主持人将开关置“开始端，宣布开始，开关灯亮，抢答器工作，同时定时器倒计时。选手犯规提前抢答时，抢答器完成：编号锁存、编号显示以及对应红灯亮。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次将开关接地并重新复位。 四 主要单元电路设计 1、输入控制电路： 此电路要求能够区分抢答者是否违规：若输入的抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮；若抢答信号是在“抢答开始”命令下达之后发出，则抢答有效。经过分析，我认为主持人控制可以用控制电源开关来实现，判断抢答信号是否有效可以用抢先信号锁定电路配合基本的与非门和发光二极管来实现。 2、555脉冲电路：由555定时器构成的多谐振荡器，使其产生需要的方波作为触发器和计数器的CP脉冲，电路如下图所示： UDD接+5V电源，C为4.7Uf,Rp为150K,R为4.7K，第3管脚为CP脉冲的输出端。 3、用一片74LS161、74LS04译码器74LS48做成。把161做成模十计数器，开始时置数端为0110，161的输出端各接一个非门，就做成了倒计时计数器，再经过48译码，数码管显示9，当从0110一直循环到1111，完成一次循环后，当它再变成0000时，非门输出的结果是1111，这时4个信号接入一个与非门出来接到161的端，完成保持功能，主持人开关直接接到161的端，而161的端接的是74ls148的端，161非完的输出信号接入74ls48并接数码显示管，当有人在规定时间内抢答时，变0，161输出保持，数码显示管锁定时间，当有人提前抢答时，因为这时端为0，所以161输出处于锁定状态，对计时没有影响，当10秒后无人抢答时，端为0，161又处于锁定状态，时间不变，四与非门的输出信号是和前面说过的的非相与接入抢答电路部分的74ls48的端，10秒后无人抢答时，抢答电路的74ls48停止工作，数码显示管显示0，直到主持人重新开始重置和开始。 74LS161功能真值表： 计数器输入 译码器输入 数码管的示数 0110 1001 9 0111 1000 8 1000 0111 7 1001 0110 6 1010 0101 5 1011 0100 4 1100 0011 3 1101 0010 2 1110 0001 1 1111 0000 0 主持人打开开关后，开始计数；通过一个74LS04实现时钟倒计功能；计数器的时钟脉冲由秒脉冲电路提供。电路图如下所示： 4、时序控制电路: 由74LS148编码器，74LS75D触发器，74LS48译码器和数码管组成 时序控制电路是抢答器设计的关键，它要完成以下三项功能：①主持人将控制开关打开后，抢答电路和定时电路进人正常抢答工作状态。 ②当参赛选手按动抢答键时，抢答电路和定时电路停止工作。③当设定的抢答时间到，无人抢答时，同时抢答电路和定时电路停止工作，且数码管计时为零，且主持人开关灯灭。 五、总体电路图 六， 电路仿真图 七 电路组装、调试过程中发生的问题及解决方法： 1.实验前应先设计电路图，包括各部分的电路图和总体电路图，并反复检查，反复分析实现的可能性，预计实验中可能出现的问题即可能的解决方法，最好在实际连电路前仿真。 2.理论指导实践，但是，理论中有不少纯理想化的成分，在实验中应考虑实践中各部分合理论的差距，差别。在实际中，电阻，电容，的真实值不会那样准确。各器件的输入端在理论中悬空是表示接高电平，但是实际的逻辑器件如果输入端本该接高电平而没接，可能会导致元件的工作不稳定。 3.在实际联电路时，会出现接触不好等情况。这是由于面包板的质量和连线时线头裸露部分没有完好的接触面包板的铜片造成的。这时只能用万用表测量各个接头的电压来判断是否是接触不好。 4.应