光器和芯片的结构介绍.ppt

  1. 1、本文档共75页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
谱宽 最大均方根谱宽 发光二极管(LED)和多纵摸(MLM)激光器的参数,指光谱中比主峰小20dB 的谱宽 最大-20dB 谱宽 单纵摸(SLM)激光器的参数,是用中心波长的幅度下降到20dB 处对应的波长宽度来表示 最小边模抑制比 单纵摸(SLM)激光器的参数,指主纵模的平均光功率与最显著边模的光功率之比的最小值。 如果太小,那么经过长距离的传输,可能会引起比较大的色散。 接收机灵敏度 在一定误码率的条件下,模块所能接收到的最小光功率,单位为dBm 影响接收灵敏度的因素: 比特速率(Bit rate) 发射光信号质量(眼图;抖动,OSNR等) 发射消光比 传输后的脉冲波形失真(Distortion) 接收机的带宽(Bandwidth) 电源纹波 串扰等 接收机过载功率 这个参数指接收机在达到规定的比特差错率所能接收到的最高平均光功率。 影响最过载点的主要因素 PIN/APD饱和 TIA饱和 光通道代价 光通道代价代表了由于反射、符号间的干扰、模式分配噪声、激光器的啁啾声等引起的总的色散代价。 由于发送机发出来的光不是理想的激光,而且在激光器处存在反射等等都引起了光的色散,在接收机处要对色散加以一定的处理,因此光通道代价是说明了发送机和接收机两个方面的性能。 所谓抖动,其定义为数字信号各有效瞬间相对于理论规定时间位置的短期偏离。 抖动的单位为UI,所谓UI 指光传送比特率的倒数:例如10Gb/s信号,1UI=1/10G=100ps 抖动 主要内容 光模块简介 光模块内部主要元器件 光模块调制方式 光模块的特点及应用 光模块原理框图 光模块主要性能指标 光模块接口电平 TTL (Transistor-Transistor Logic )晶体管-晶体管逻辑电平 和LVTTL(Low Voltage TTL) PECL (Positive Emit-Coupled Logic)发射极耦合逻辑电平、LVPECL和ECL CML (Current Mode Logic) 电流型逻辑电平 LVDS (Low Voltage Differential Signals)低压差分信号 模块接口电平 TTL和LVTTL 电平 TTL:Transistor-Transistor Logic 三极管结构 Vcc:5V;VOH=2.4V;VOL=0.5V;VIH=2V;VIL=0.8V。 因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。 LVTTL又分3.3V、2.5V以及更低电压 3.3V;VOH=2.4V;VOL=0.4V;VIH=2V;VIL=0.8V。 TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。 ECL,PECL和LVPECL电平 ECL:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。 速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。 PECL:Pseudo/Positive ECL Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V LVPELC:Low Voltage PECL Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V ECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻 拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两 种方式工作后直流电平都在1.95V左右。) LVDS电平 LVDS:Low Voltage Differential Signaling 差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。 LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能

文档评论(0)

iuad + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档