浅谈基于FPGA的电路设计.ppt

下载板电路图 用户板的制作 选择配置模式 FPGA芯片库的制作 FPGA外围电路的制作 设计中注意事项 软件设计 硬件设计 软件设计注意点 合理规划设计实体 进程中敏感信号的选取 避免使用latch 双向电路的输出控制 多看RTL门级电路 多用逻辑锁定 多用同步电路，少用异步电路 多用全局时钟，少用门控时钟 B C D A 硬件设计注意点 下载配置方式的选取 供电电压 VCCINT VCCIO 电源的滤波 Pin to pin 兼容原则 空闲I/O的处理 时钟的走线 输出调试信号 器件选取 命名方法 系列符号 器件类型 封装类型 工作温度 引脚数 速度等级 EPF 10K10 TQFP C（0，70） 84 -1 EPM 7128 PQFP I （-45，85） 144 -2 EPC 1，2 CQFP M（-55，125） 208 -3 EP1C 3，4 BGA 240 -4 EP1S 10，20 PLCC 356 EP2C 5，8 PDIP EP2S 15，30 详情参阅： 选型指南 逻辑单元 I/O个数 驱动能力 工作环境 特殊要求 PLL DSP模块 RAM 大小 内置FLASH大小 自适应逻辑模块 * * Step3 在文本编辑窗中输入VHDL文件及存盘 建立文本编辑器对话框 文本编辑窗 用键盘输入设计 文件：多路选择器 存盘文件名必须 取为：mux21a.vhd 注意，要存在 自己建立的 文件夹中 文件存盘后， 关键词将改变 颜色！否则文 件名一定有错！ Step4 将当前设计设定为工程 首先点击这里 然后选择此项， 将当前的原理图 设计文件设置成 工程 最后注意此路 径指向的改变 注意，此路径指 向当前的工程！ 首先选择这里 器件系列选择 窗，选择ACEX1K 系列 根据实验板上的 目标器件型号选 择，如选EP1K30 注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来 Step5 选目标器件 选择编译器 编译窗 Step6 编译及纠错 选择VHDL文本编译版本号和排错 选择此项 选择VHDL1993项 选择此项 消去这里的勾 编译出错！ 确定设计文件中的错误 打开错误提示窗 错误所在 错误所在 改正错误 完成编译！ 首先选择此项， 为仿真测试新 建一个文件 Step7 建立波形文件 选择波形 编辑器文件 从SNF文件中 输入设计文件 的信号节点 点击“LIST” SNF文件中 的信号节点 用此键选择左窗 中需要的信号 进入右窗 最后点击“OK” 消去这里的勾， 以便方便设置 输入电平 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾) 选择END TIME 调整仿真时间 区域。 选择65微秒 比较合适 用此键改变仿真 区域坐标到合适 位置。 点击‘1’，使拖黑 的电平为高电平 先点击‘b’，将其 点为黑色 然后先点击此处 将弹出时钟周期 设置窗 设置输入信号‘b’ 的周期为800ns 设置输入信号‘a’ 的周期为2us 仿真波形文件 存盘！ 选择仿真器 运行仿真器 Step8 时序仿真 mux21a仿真波形 选择引脚 锁定选项 引脚窗 Step9 引脚锁定及再编译 此处输入 信号名 此处输入 引脚名 按键 “ADD”即可 注意引脚属性 错误引脚名将 无正确属性！ 再编译一次， 将引脚信息 进去 选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去 编程窗 Step10 编程下载/配置 在编程窗打开 的情况下选择 下载方式设置 选择此项下 载方式 下载（配置） 成功！ 下载配置模式 下载板电路图 浅谈基于FPGA的电路设计 浅谈基于FPGA的电路设计 FPGA概述 设计过程 注意事项 温馨提示 如果你打算5年成为高手，你可能2-3年就可以达到； 如果你打算1年成为高手，你可能5年达不到。 ---梁肇新 汇报结束，敬请批评指正！ FPGA概述 可