原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第24卷第6期 液晶与显示 V01．24，No．6
Chinese of and
2009年12月 JournalLiquidCrystalsDisplays Del：．．2009
文章编号：1007—2780(2009)06—0882-04
基于FPGA的高分辨实时监控图像缩放设计
胡小龙，冯 彬
(中南大学信息科学与工程学院，湖南长沙410075。E—mailtmnke013@163．corn)
摘要：介绍了一种基于图像的双三次线性插值缩放算法的设计方法，并通过FPGA验证了
设计的可行性。重点讨论了视频缩放的插值算法，对两种实现方法在硬件资源利用率及实施
效率方面进行了比较并论证了块状插值实现方法的优越性。最终设计实现了高分辨率实时
视频图像的缩放。
关 键 词：图像缩放}现场可编程门阵列；双三次插值
中图分类号：TP331．2；TP752．1文献标识码：A
不同的插值算法根据所取像素点个数不同有不同
1 引 言
的算法思想。插值图像的每一个像素点g(i，．『)
实时视频图像的监控现在已在很多领域得到 都可以在原始图像中找到一个咒×恕大小的对应
Pro—
应用‘11。近年来，现场可编程门阵列(Field 邻域。输出像素g(i，．『)可以通过对其原始图像
Gate 中对应邻域进行二维卷积运算得到。
grammableArray，FPGA)在实时图像处理
中的应用越来越多。一些FPGA器件不仅提供 双三次线性插值的核心在于求得插值系数
了丰富的逻辑资源，还提供了硬件乘法器和大量 h，所采用的数学模型如下：
^(z)={a3+blX2+C
的片上存储器，为实现高性能的高效率数字信号 lx Izl+d)，
处理功能提供了方便，而在FPGA设计过程中需 ,27∈(7，l，竹) (2)
要对FPGA的优化设计加以考虑[2]。 算法采用4×4大小领域进行计算，每得到一
图像插值是图像处理的一个基本问题[3。。计 个输出像素点灰度值都需要取输入图像4x4—
算机图像处理、图像渲染、医用图像的重构都需要 16个像素点的灰度值。常用的差值系数^的数
使用到图像插值‘“51。常用的图像插值方法包括 学模型为：
zI2+I
最近临插值、双线性插值、双三次插值[6瑁]以及B r1—2 z}3，0≤JzI1
3，
样条插值等‘引。 ^(z)=14～8Jzl+5IzI2+IXI1≤IzI2
本文介绍了一种基于图像的双三次线性插值 10， 其他
缩放算法的设计方法，并通过FPGA验证了设计 (3)
的可行性，实现了高分辨率实时视频图像的缩放。 图1为算法实现示意图，已知厂代表原始图
像像素点灰度值，F代表插值像素灰度点。
2
文档评论（0）