基于FPGA的嵌入式多核处理器及SUSAN算法并行化.pdfVIP

下载本文档

5
0
约4.2万字
约 13页
2019-08-07 发布于江苏
举报
版权申诉

基于FPGA的嵌入式多核处理器及SUSAN算法并行化.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第31卷第11期计算机学报 v01．31No．11 2008年11月 CHINESE OFCOMPUTERs Nov．2008 JOuRNAL 基于FPGA的嵌入式多核处理器及 SUSAN算法并行化王洁张淑燕刘涛季振洲胡铭曾 (哈尔滨工业大学计算机科学与技术学院哈尔滨 150001) 摘要给出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台．为了对多核处理器平台性台上进行性能测试．实验表明，3种并行算法在两种四核心平台下均可获得接近3．0的加速比，多图像并行处理在 FPEP的FPGA验证平台可以获得接近4．0的加速比．关键词．SUSAN；FPGA；OpenMP；多核处理器；图像处理中图法分类号TP302 Multi-CoreEmbedded on and ProcessorBasedFPGA ParallelizationofSUSAN Algorithm WANGZHANGShu—YanLIUTao Zhen—ZhouHU Jie JI Ming—Zeng Scienceand Institute 1 50001) (DepartmentofComputer Technology，HarbinofTechnology，Harbin AbstractStructureof4-coreembedded is andFPGAvalidation parallelprocessorpresented plat— is formthatis calledFPEPbuilt．Toevaluate ofmulti—core performance processorplatform， threefeasible with onSUSANthatisaclassic OpenMP parallelalgorithms imageprocessingalgo— rithm：direct block and of parallelSUSAN，imageprocessingparallelprocessingmultipleimages are ofthesethree executeonIntel4-core testing algorithms proposed，andperformance parallel validation of that andFPGA resultsdemonstrate platform platformFPEP．Experi