计算机科学技术-实验五 触发器及其应用.docVIP

实验五 触发器及其应用 一、实验目的 1、掌握基本RS、JK、D 和T 触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS 触发器 图 7－1 为由两个与非门交叉耦合构成的基本RS 触发器，它是无时钟控制低电平直接触发的触发器。基本RS 触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为时触发器被置“1”； R 为置“0”端，因为=1）时触发器被置“0”，当时状态保持； 时，触发器状态不定，应避免此种情况发生，表9－1 为基本RS 触发器的功能表。 基本 RS 触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 2、JK 触发器 在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112 双JK 触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图7－2 所示。 JK 触发器的状态方程为 J 和K 是数据输入端，是触发器状态更新的依据，若J、K 有两个或两个以上输入端时，组成“与”的关系。Q 与为两个互补输出端。通常把 Q＝0、