第六讲FPGA设计中基本问题.pptVIP

第六讲 FPGA设计中的基本问题 数字电路设计的基本概念 时钟问题 如何提高系统速度 四种基本思想 6.1 数字电路设计基本概念 二、FPGA中的冒险现象 三、消除毛刺 四、清除和置位信号 在同步电路设计中，可以用同步置位的办法来替代异步清0。在用硬件描述语言的设计中可以用如下的方式来描述： 异步清零 process(rst,clk) begin 　if rst=’1’ then 　　count=(others=’0’); elsif clk’event and clk=’1’ then 　　count=count+1; end if; end process; 五、触发器与锁存器 我们知道，触发器是在时钟的沿进行数据的锁存的，而锁存器是用电平使能来锁存数据的。所以触发器的Q输出端在每一个时钟沿都会被更新，而锁存器只能在使能电平有效器件才会被更新。 在FPGA设计中建议如果不是必须那么应该尽量使用触发器而不是锁存器。 六、FPGA中的延时设计 当需要对电路中的某一信号作一段延时时，可在信号后串接一些“非门”或其它门电路。 但在FPGA中，开发软件会在综合设计时将这些门当作冗余逻辑去掉，达不到延时的效果。可以通过插入ＬＣＥＬＬ原语或调用延时线模块来产生一定的延时。但这样形成的延时在FPGA芯片中并不稳定，会随温度等外部环境的改变而改变，这样会影响FPG