大整数乘法器的FPGA设计与实现FPGADesignand-电子与信息学报.PDFVIP

下载本文档

139
0
约2.61万字
约 6页
2019-08-25 发布于天津
举报
版权申诉

大整数乘法器的FPGA设计与实现FPGADesignand-电子与信息学报.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第41卷第0 期电子与信息学报 Vol. 41No. 0 2019年x 月 Journal of Electronics Information Technology x 2019 大整数乘法器的FPGA设计与实现 ①② ① *① ① 谢星黄新明孙玲韩赛飞 ①(南通大学电子信息学院南通 226019) ②(南通大学工程训练中心南通 226019) 摘要：大整数乘法是公钥加密中最为核心的计算环节，实现运算快速的大数乘法单元是RSA, ElGamal，全同态等密码体制中急需解决的问题之一。针对全同态加密(FHE)应用需求，该文提出一种基于Schönhage-Strassen 算法(SSA)的768 kbit大整数乘法器硬件架构。采用并行架构实现了其关键模块64K点有限域快速数论变换 (NTT)的运算，并主要采用加法和移位操作以保证并行处理的最大化，有效提高了处理速度。该大整数乘法器在 Stratix-V FPGA上进行了硬件验证，通过与CPU上使用数论库(NTL)和GMP库实现的大整数乘法运算结果对比，验证了该文设计方法的正确性和有效性。实验结果表明，该方法实现的大整数乘法器运算时间比CPU平台上的运算大约有8倍的加速。关键词：大数乘法；全同态加密；GMP库；现场可编程门阵列中图分类号：TN918.91; TN492 文献标识码：A 文章编号：1009-5896(2019)00-0001-06 DOI: 10.11999/JEIT180836 FPGA Design and Implementation of Large Integer Multiplier ①② ① ① ① XIE Xing HUANG Xinming SUN Ling HAN Saifei ①(School of Electronic Information, Nantong University, Nantong 226019, China) ②(Engineering Training Center, Nantong University, Nantong 226019, China) Abstract: Large integer multiplication is the most important part in public key encryption, which often consumes most of the computing time in RSA, ElGamal, Fully Homomorphic Encryption (FHE) and other cryptosystems. Based on Schönhage-Strassen Algorithm (SSA), a design of high-speed 768 kbit multiplier is proposed in this paper. As the