一种面向超标量处理器的高能效指令缓存路选择技术.pdfVIP

一种面向超标量处理器的高能效指令缓存路选择技术.pdf

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第 期 电 子 学 报 11 Vol.39 No.11 年 月 2011 11 ACTAELECTRONICASINICA Nov. 2011 一种面向超标量处理器的高能效 指令缓存路选择技术 谢子超,陆俊林,佟 冬,王箫音,程 旭 (北京大学微处理器研究开发中心,北京 ) 100871 摘 要: 路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入 额外的取指延迟,导致整体能效性降低 本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融 . 合技术( , )基于对路预测和路历史技术适用条件的分析, 在不同的 CombiningWaySelectiveCacheCWSCache. CWSCache 取指场景中选择使用最佳路选择策略,有效降低了指令缓存的取指能耗,并通过缩短非对齐取指组的访问延迟提升处 理器性能 实验表明, 将拥有 路组相联指令缓存的基础处理器取指能耗降低了 ,性能提升了 . CWSCache 8 8498% 与已有的三种方法相比, 能效性分别提升了 , 和 350%. CWSCache 1548% 1413% 876%. 关键词: 超标量处理器;路预测;路历史 中图分类号: 文献标识码: 文章编号: ( ) TP302 A 03722112201111247307 AnEnergyEfficientCombiningWaySelectiveTechniqueforthe InstructionCacheinSuperscalarMicroprocessors , , , , XIEZichaoLUJunlinTONGDongWANGXiaoyinCHENGXu ( , , , ) MicroprocessorResearchandDevelopmentCenterPekingUniversityBeijing100871China : , Abstract Wayselectivetechniquecouldreducetheinstructioncacheenergyconsumptionsignificantly.Howeverexisting , solutionsusuallybringextrafetchlat

您可能关注的文档

文档评论(0)

江南春 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档