logo

您所在位置网站首页 > 海量文档  > 理工科 > 基础科学

一种面向超标量处理器的高能效指令缓存路选择技术.pdf 7页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 上传作者 江南春(上传创作收益人)
  • 发布时间:2019-08-13
  • 需要金币50(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:854.85 KB
下载过该文档的会员
你可能关注的文档:
第 期 电 子 学 报 11 Vol.39 No.11 年 月 2011 11 ACTAELECTRONICASINICA Nov. 2011 一种面向超标量处理器的高能效 指令缓存路选择技术 谢子超,陆俊林,佟 冬,王箫音,程 旭 (北京大学微处理器研究开发中心,北京 ) 100871 摘 要: 路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入 额外的取指延迟,导致整体能效性降低 本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融 . 合技术( , )基于对路预测和路历史技术适用条件的分析, 在不同的 CombiningWaySelectiveCacheCWSCache. CWSCache 取指场景中选择使用最佳路选择策略,有效降低了指令缓存的取指能耗,并通过缩短非对齐取指组的访问延迟提升处 理器性能 实验表明, 将拥有 路组相联指令缓存的基础处理器取指能耗降低了 ,性能提升了 . CWSCache 8 8498% 与已有的三种方法相比, 能效性分别提升了 , 和 350%. CWSCache 1548% 1413% 876%. 关键词: 超标量处理器;路预测;路历史 中图分类号: 文献标识码: 文章编号: ( ) TP302 A 03722112201111247307 AnEnergyEfficientCombiningWaySelectiveTechniqueforthe InstructionCacheinSuperscalarMicroprocessors , , , , XIEZichaoLUJunlinTONGDongWANGXiaoyinCHENGXu ( , , , ) MicroprocessorResearchandDevelopmentCenterPekingUniversityBeijing100871China : , Abstract Wayselectivetechniquecouldreducetheinstructioncacheenergyconsumptionsignificantly.Howeverexisting , solutionsusuallybringextrafetchlat

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556