1位全加器的电路版图设计.docVIP

集成电路设计基础 论文题目： CMOS全加器设计 学 院： 信息科学与工程学院 专 业： 集成电路工程 姓 名： 耿烨亮 学 号： 1311082135 CMOS全加器设计 摘要：现代社会随着电路的集成度越来越高，功耗和信号延迟成为超大规模集成电路的关键 。加法运算是数字系统中最基本的运算，为了更好地利用加法器实现减法、乘法、除法等运算，需要对全加器进行功能仿真设计和分析。另外通过全加器可以对其它相关电路有所了解。因此只有深刻理解了全加器的性能才能进一步减小功耗和信号延迟[1]。本文用对一位全加器进行了全面的分析。并且通过使用Cadence公司的工具IC 5141与Hspice来实现全定制的整个设计流程。 关键词： 全加器 ； 全定制； Cadence Abstract: As the circuit’s integration is increasing in the modern society，Power consumption and signal dela