模拟电路与数字电路第5章 门电路.pptVIP

电流的平衡方程为 7IOZ+16IIH=7×0.02+16×0.1=1.74mAIOH 说明驱动器高电平输出的驱动是可靠的。 当驱动器的输出为低电平时，驱动器所带的负载是灌电流负载，16个接收器的灌电流除了分给7个处在高阻状态下的驱动器外，其余的都流入驱动器，电流的平衡方程为 16IIL-7IOZ=16×1.6-7×0.02=25.6mAIOL 说明驱动器低电平输出的驱动是不可靠的。 综上所述，驱动器不能可靠地驱动接收器。 5.4CMOS门电路 5.4.1CMOS反相器电路的组成和工作原理 5.4.2CMOS与非门电路的组成和工作原理 5.4.3CMOS或非门电路的组成和工作原理 5.4.4CMOS传输门电路的组成和工作原理 5.4.1CMOS反相器电路的组成和工作原理 前面介绍的MOS管非门电路的组成如图5-26（a）所示。 因MOS管具有导通时电阻很小，截止时电阻很大的特点，若将图5-26（a）电路中的漏极电阻Rd改成P沟道的MOS管，组成如图5-26（b）所示的电路，即可实现电路的漏极电阻随输入信号的变化而变化的目的。 在CMOS电路中，因输出信号与输入信号的相位相反，所以，图5-26（b）所示的电路又称为CMOS倒相器，COMS倒相器是组成CMOS集成门电路的基本单元。 图5-26COMS非门电路 5.4.2CMOS与非门电路的组成和工作原理 将两个CMOS倒相器的负载管并联，驱动管串联，组成如图5-27所示的电路。 图5-27CMOS与非门 门电路输出端最多所能够带的同类门电路数称为门电路的扇出系数，门电路带负载的电路如图5-10所示。 （3） 门电路的扇出系数 图5-10门电路带负载的情况 在TTL门电路中，由于二极管和三极管从截止变导通或从导通变截止都需要一定的时间，且二极管、三极管内部的结电容对输入信号波形的传输也有影响。 在门电路的输入端加理想的矩形脉冲信号，门电路输出信号的波形不仅要比输入信号滞后，而且，波形的上升沿和下降沿也将变坏。 门电路输入信号波形和输出信号波形的示意图如图5-11所示。 4. TTL门电路的传输延迟时间 图5-11TTL门电路传输延迟时间 5.3.2TTL与非门及或非门电路 1. 与非门电路 TTL非门电路只有一个输入端，而TTL与非门电路至少有两个输入端。 在TTL非门电路内部三极管VT1的发射结旁再制作一个发射结，即可组成二输入端TTL与非门电路，其电路的组成如图5-12所示。 图5-12TTL与非门电路 当任一输入端为低电平时，VT1的发射结将正向偏置而导通，其基极电压0.9V。 VT2、VT4都截止，输出为高电平。 只有当全部输入端为高电平时，VT1将转入倒置放大状态，VT2、VT4都饱和导通，输出为低电平。 TTL或非门电路的组成如图5-13所示。 2. 或非门电路 图5-13TTL或非门电路 【例5-2】判断如图5-14所示电路的逻辑关系。 图5-14例5-2图 解A、B同时输入为高电平信号时，VT6、VT9导通，VT8截止，输出为低电平。 当A、B同时输入为低电平信号时，VT4和VT5同时截止，VT7、VT9导通，VT8截止，输出也为低电平。 当A、B输入不同时（如一个为高电平，另一个为低电平），VT1饱和导通，VT6截止。并且由于A、B中必有一个是高电平，则使VT4和VT5有一个导通，从而使VT7截止。 因为VT6、VT7都截止，使VT8导通，VT9截止，输出为高电平。 由此看出，图5-14所示电路具有异或门的逻辑关系。 5.3.3集电极开路的门电路（OC门） 1. 电路的组成 在用门电路组成各种类型的逻辑电路时，如果可以将两个或两个以上的门电路输出端直接并联使用，可能对简化电路有很大的帮助。 但前面所介绍的门电路，若输出端直接并联使用，在出现第一个门电路的输出为高电平，第二个门电路的输出为低电平的情况时，两个门电路的输出电路上将有可能流过如图5-15所示的很大电流IS流过。 该电流有可能使门电路的输出级因过流而损坏。 由此可得，推挽输出的门电路输出级不能并联使用。 集电极开路门电路的组成如图5-16（a）所示，图5-16（b）所示为集电极开路门的符号。 图5-15门电路输出端并联时可能出现的电流流向 图5-16集电极开路门电路 OC门电路因输出级三极管VT4的集电极开路，所以OC门电路的输出端可以并联使用。 由图5-16可见，因三极管T4的集电极开路，门电路输出的高电平信号必须通过如图5-17所示的