数字集成电路习题答案.pptVIP

习题答案 简述CMOS工艺流程 2、写出下图的逻辑函数式，确定电路中晶体管的尺寸，使它的tpLH和tpHL与具有以下尺寸的反相器近似相等： NMOS为W/L=4, PMOS: W/L=8 * * 1.已知电路如图1所示，使用一阶二极管模型，即 求解 习题1电路图 解： 根据VGS和VDS确定其处于线性、饱和还是截止状态，并求 的值。 2.已知 3.简述MOS管的电容分布，及其模型 （a） （b） 1.假设设计一个通用0.25?m CMOS工艺的反相器，其中PMOS晶体管的 最小尺寸为(W=0.75?m，L=0.25?m，即W/L=0.75/0.25) , NMOS晶体管的最小尺寸为(W=0.375?m，L=0.25?m，即W/L=0.375/0.25) 求出g,VIL,VIH,NML,NMH -0.1 -30×10-6 -1 -0.4 -0.4 PMOS 0.06 115×10-6 0.63 0.4 0.43 NMOS ?(V-1) k’(A/V2) VDSAT(V) ?(V0.5) VT0(V) 1.假设设计一个通用0.25?m CMOS工艺的反相器，其中PMOS晶体管的 最小尺寸为(W=0.75?m，L=0.25?m，即W/L=0.75/0.25) , NMOS晶体管的最小尺寸为(W=0.375?m，L=0.25?m，即W/L=0.375/0.25) 求出g,VIL,VIH,NML,NMH -0.1 -30×10-6 -1 -0.4 -0.4 PMOS 0.06 115×10-6 0.63 0.4 0.43 NMOS ?(V-1) k’(A/V2) VDSAT(V) ?(V0.5) VT0(V) 2.如下图所示，由NMOS组成的反相器，输出电容CL=3pF,W/L=1.5um/0.5um,求tpHL,tpLH和tp 注：NMOS和PMOS的等效电阻可由表3.3查出 1.写出下图的逻辑函数式