VHDL应用设计实例有限状态机FSM.pptVIP

并行输出寄存器的译码输出的Moore型有限状态机 在进行状态所存之前，先进行输出译码，然后再把 它所存到输出寄存器。 经过改进后，有限状态机增加了更多寄存器，占 用了更多资源。但是这种逻辑资源的牺牲可以换 来速度的提高。 次态 逻辑 状态 寄存器 输入 次态 现态 输出 时钟 复位 输出 逻辑 输出 寄存器 * 《CPLD技术及应用》教学课件 * 第三讲 VHDL应用设计实例 有限状态机FSM 有限状态机FSM 1.有限状态机的基本描述 2.有限状态机的同步输出和复位 3.改进的Moore型有限状态机 〇、有限状态机的简介 P206 基本概念 有限状态机用来实现一个数字电路设计的控制部分，与CPU 的功能类似，综合了时序逻辑和组合逻辑电路。 有限状态机与CPU功能比较 控制功能的实现 CPU通过操作指令和硬件操作单元。 有限状态机通过状态转移。 有限状态机适用于可编程逻辑器件。通过恰当的VHDL 描述和EDA工具综合，可以生成性能优越的有限状态 机，在执行时间、运行速度和占用资源等方面优于 CPU实现的设计方案。 有限状态机分类 Moore型有限状态机和Mealy型有限状态机。 Moore型有限状态机 P206 次态 逻辑 状态 寄存器 输出 逻辑 输入 次态 现态 输出 时钟 复位 Moore型：输出信号仅与当前状态有关。 M