计算机组成原理实验22进位加法器赖晓铮.pptVIP

计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （二）进位加法器 实验 实验内容： ● 设计拥有共同输入端的4位带符号位串行加法器和并行加法器，比较两者运算结果。 实验目的： ● 了解半加器和全加器的电路结构。 ● 掌握串行进位加法器和并行进位加法器的原理及设计方法。 全加器 半加器 实验步骤： ● 请根据逻辑图和真值表制作半加器和全加器电路。 （二）进位加法器 实验 电路图 串行进位运算器原理图 An-1和Bn-1是符号位，判断溢出：OF ＝ Cn ⊕ Cn-1 [A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ Bi⊕Ci Ci+1=Ai·Bi+(Ai ⊕Bi)·Ci B’n-1 B’n-2 B’1 A0 Fn-1 OF M=1减 C0 C1 C2 Cn-2 Cn-1 Cn FA FA FA FA Bn-1 An-1 Bn-2 An-2 A1 B1 B0 …… ………… 符号位 M=0加 方式控制M …… Fn-2 F1 F0 B’0