计算机结构与逻辑设计02.pptVIP

* * §2.5.5 几种常用的组合逻辑模块 译码器可以看作是最小项发生器 74138逻辑功能表 * * §2.5.5 几种常用的组合逻辑模块 例2-19 用译码器实现F=AB+BC 首先将逻辑函数转换成标准与或式，并写成最小项的形式，然后将表达式中出现的最小项在译码器的输出端引出来相与非，就可以得到函数F。 * * §2.5.5 几种常用的组合逻辑模块 三、数据选择器 数据选择器是指在一些选择信号的控制下，能够从多个通道的输入数据中选择一路作为输出信号的逻辑电路，又称多路选择器或多路开关(Multiplex Switching)，简称MUX。 常见的数据选择器有四选一数据选择器74153，八选一数据选择器74151，十六选一数据选择器74150等。 四、数据分配器 数据分配器与数据选择器的功能恰好相反。数据选择器是从若干数据通道中选择一路送到总线上，数据分配器则是将从总线上来的数据分配给若干终端中的一个。因此数据分配器简写为DMUX。 * * §2.5.5 几种常用的组合逻辑模块 1. 四选一数据选择器 * * §2.5.5 几种常用的组合逻辑模块 2. 八选一数据选择器 数据选择器的输出函数与逻辑函数的标准式在形式上一致。 * * §2.5.5 几种常用的组合逻辑模块 例2-20 用数据选择器实现逻辑函数 * * §2.6 组合逻辑电路的设计 组合逻辑电路的设计就是依据逻辑功能的要求，设计能实现该功能的简单而又可靠的最佳电路。设计组合逻辑电路的一般步骤为： 1)依据设计要求列出真值表 2)写出最简逻辑函数表达式 3)依据提供的器件类型，进行函数表达式的变换 4)依据逻辑表达式画出逻辑图 在较多出入变量的情况下，组合电路的设计非常繁琐，设计工作量非常大；对许多组合电路的设计可以不按照上述的四个步骤，而是利用某些逻辑函数的特点和逻辑门的特性，采用灵活的设计方法。 最小化设计和标准化设计两种。 * * §2.6 组合逻辑电路的设计 一、最小化设计：要求设计出的电路最简单。 例2-21 用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。认为杠铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。 设主裁判为变量A，副裁判分别为变量B和C，认为杠铃完全上举，变量输入为1，否则为0；表示成功与否的灯为Y，灯亮为1，灯灭为0。根据逻辑要求真值表为： * * §2.6 组合逻辑电路的设计 (2) 函数化简 (3) 画逻辑电路图 * * §2.6 组合逻辑电路的设计 例2-22 设计一个码制转换电路，转换真值表如下表。 N B3 B2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 1 3 0 0 1 1 0 0 1 0 4 0 1 0 0 0 1 1 0 5 0 1 0 1 0 1 1 1 6 0 1 1 0 0 1 0 1 7 0 1 1 1 0 1 0 0 8 1 0 0 0 1 1 0 0 9 1 0 0 1 1 1 0 1 10 1 0 1 0 1 1 1 1 11 1 0 1 1 1 1 1 0 12 1 1 0 0 1 0 1 0 13 1 1 0 1 1 0 1 1 14 1 1 1 0 1 0 0 1 15 1 1 1 1 1 0 0 0 * * §2.6 组合逻辑电路的设计S (2)根据真值表得到逻辑表达式 (3)画逻辑电路图 =1 =1 =1 B0 B1 B2 B3 G0 G1 G2 G3 * * §2.6 组合逻辑电路的设计 二、标准化设计 1. 用集成译码器设计 对任何组合逻辑函数，只要根据函数的标准与-或式从译码器上选出所需要的最小项，就可以实现该函数。 2.用数据选择器设计 将逻辑函数的输入变量作为数据选择器的控制码加到控制码输入端，并将逻辑函数的函数值按其对应的输入组合的编号依次加到数据选择器的各个数据输入端。 * * §2.6 组合逻辑电路的设计 应用降维卡诺图的组合逻辑电路设计 例2-23 用数据选择器实现 1)用八选一数据选择器实现 * * §2.6 组合逻辑电路的设计 应用降维卡诺图的组合逻辑电路设计 1)用四选一数据选择器实现 函数 ，将A,B作为变量，根据变量的四种取值计算出函数F的值，填到卡诺图中，就得到了函