DX微处理办法器实地址模式软件结构.pptVIP

第二章 80386DX 微处理器的实地址模式软件结构 三种模式 ８０３８６ＤＸ微处理器可以运行在三种模式: 实地址模式（实模式） 在实模式下，８０３８６ＤＸ就相当于高性能的８０８６。这一章只讨论它的实模式软件结构。 保护虚地址模式（保护模式） 虚拟８０８６模式。 一. 80386 DX微处理器的内部结构 ８０８６系列微处理器都采用了并行处理技术，即微处理器中的多个处理单元同时协同工作，每个处理单元各有专门的职能。８０８６内部有两个处理单元：总线接口单元和执行单元。 图２.１是８０３８６ＤＸ微处理器的内部结构图，按其职能划分共有六个处理单元： 执行单元 分段单元 分页单元 总线单元 指令预取单元 译码单元 一. 80386 DX微处理器的内部结构 一. 80386 DX微处理器的内部结构 总线单元是８０３８６ＤＸ与存贮器和Ｉ／Ｏ的接口，总线接口对外提供： ３２位数据总线 ３２位地址总线 控制总线。 ８０３８６的地址总线和控制总线有各自专用的引脚，没有采用总线复用技术，这减去了相应的控制信号。 总线单元负责完成所有外部总线操作，能够产生控制地址锁存器和数据总线收发器工作的控制信号。 一. 80386 DX微处理器的内部结构 指令预取单元实现指令流队列的机制 可以预取１６个字节的指令代码。 当指令队列不满时（空出四个或更多字节），并且同时执行单元也没有总线操作的请求，则预取单元发出预取下一批指令的控制。 预取进来的指令保存在ＦＩＦＯ队列中，队列头部的指令最先被指令译码器取出译码。 ８０３８６ＤＸ在－个存贮器周期里取４个字节指令代码。 取指是在指令执行过程中完成的，因此不需要专门取指时间。当指令队列是满的，而且执行单元也没有总线操作的需求，则总线单元进入空闲状态。 一. 80386 DX微处理器的内部结构 译码单元 接收ＦＩＦＯ队列的输出 将接收到的机器代码指令译码为微代码指令，供执行单元使用。 译码单元能提供三条译码后的指令供执行单元使用，改进了微处理器的性能。 一. 80386 DX微处理器的内部结构 执行单元 包括： 算术逻辑单元ＡＬＵ， 寄存器组，通用寄存器(EAX, EBX, …) 专用乘／法器和移位器， 控存（ＲＯＭ）。 控存内存贮着微代码程序。 执行单元取出译码后的指令并执行微代码程序 如果需要对存贮器或Ｉ／Ｏ进行读写操作，则分段和分页单元中的专用运算器能生成操作数的物理地址。这也大大改善了ＭＰＵ的操作性能。 一. 80386 DX微处理器的内部结构 分段和分页单元 为８０３８６ＤＸ提供了存贮器管理和保护功能 负责地址产生、地址转换和对总线接口单元的段检查。 分段单元完成逻辑地址到线性地址的转换和保护性检查 分页单元将线性地址转换成物理地址 这些功能在以往的微处理器中是由操作系统软件完成的，而８０３８６ＤＸ存贮器管理的分段单元用硬件进行高速计算 二. 80386 DX实模式软件模型 二. 80386 DX实模式软件模型 二. 80386 DX实模式软件模型 三.实模式下存贮器地址空间和数据组织 １ＭＢ存贮器（20位地址) 图２．３是８０３８６ＤＸ的１ＭＢ存贮器 可以按字节访问， 也可以对由２个连续字节组成的字， 或由４个连续字节组成的双字进行访问。 三.实模式下存贮器地址空间和数据组织 存贮区被分为通用和专用两个区域。 ０～３ＦＦＨ空间是专用的，用来存放系统的中断向量表。 表中共有２５６个表项，每个表项与一个中断类型码相对应，既实模式下系统允许有２５６个中断（类型）。表的每个表项占用４个字节，其内容为中断类型所对应的中断服务程序的入口地址（ＣＳ：ＩＰ），也就是一个中断向量。中断向量为双字数据，高地址字是段基址，低地址字是偏移量。 通用存贮区的寻址范围是００４００Ｈ～ＦＦＦＦＦＨ，该区域可以存放程序和数据。 三.实模式下存贮器地址空间和数据组织 对齐 对准双字 ８０３８６ＤＸ可以访问双字数据，如果双字的地址（最小地址）是４的倍数，它被称作对准双字。 对准字 ８０３８６ＤＸ也可以访问字数据，如果字的地址（较小地址）是２的倍数，它被称作对准字。 对准字和对准双字数据的存贮情形，如图２．４所示。 字和双字数据不可能都是对准在相应的界域上，图２．６表示出—些非对准字和双字的存贮情形。 三.实模式下存贮器地址空间和数据组织 分段 每段６４ＫＢ,段与段之间可以是连续的、相邻的、独立的或部分重合的。 段的基地址是段的起始地址，是段存贮区的最低地址。 同时可以有六个段处于活动状态，被激活的段基址被装入８０３８６ＤＸ的六个段寄存器。 ＣＳ、ＳＳ、ＤＳ、ＥＳ, 两个数据段寄存器ＦＳ和ＧＳ 四.实模式下的寄存器模型 指令指针 指令指针ＩＰ也是１６位，它的内容是要访问的指令在当前代码段内的偏移量。 要访