微处理器第五章存储器.ppt

* * / 32 部分译码方式 最高段地址不参与译码，将会因此存在地址重叠，且模块地址不连续。 */42 * * 线译码方式 A19 ~ A13 A12 ~ A0 地址空间(范围) ① XXXXXX0 1111111111111~0000000000000 ？ ② XXXXX1X 1111111111111~0000000000000 ？ ③ XXXX0XX 1111111111111~0000000000000 ？ …… ⑦ 1XXXXXX 1111111111111~0000000000000 ？ 需较多选择线，且同样存在地址重叠，且模块地址不连续。 思考：试写出各芯片占用的地址空间。 * /54 * * / 32 三种译码方式的比较 全译码 系统所有地址线全部都应该参与译码： 低段地址线应直接接在模块上，寻址模块内单元； 中段地址线译码后产生片选信号区分不同模块； 高段地址线可用作片选信号有效的使能控制； 部分译码 高段地址信号不参与译码，会造成地址空间的重叠及不连续。 线译码 电路结构简单，但系统必须保证参与片选的地址线不能同时为有效电平； 同部分译码法一样，因为有地址信号不参与译码，也存在地址重叠及不连续的问题； * 设计一个地址译码电路，要求每个模块内占用地址数为4，模块地址在1000H~13DFH范围内可选 A15 ~ A10