实验四---运算器中各种运算方法所需的配置.docVIP

2018 -- 2019 学年 第 2 学期 课程名称 计算机组成原理 实验序号 实验4 实验项目 运算器中各种运算方法所需的配置（加减法） 实验地点 软件开发教学实训平台 实验学时 2 实验类型 验证性 指导教师 ··· 专 业 计算机科学与技术 班 级 2017级计算机(2) 学 号 ··· 姓 名 玄月二五 2019年3月 一、实验目的及要求 1、了解补码定点加减法所需的硬件配置； 2、了解原码加减交替法所需的硬件配置； 3、了解补码加减交替法所需的硬件配置。 二、实验内容： 1、补码定点加减法所需的硬件配置框图和说明； 2、原码加减交替法所需的硬件配置框图和说明； 3、补码加减交替法所需的硬件配置框图和说明。 三、实验过程及工件原理（实验步骤） 1、补码定点加减法所需的硬件配置 图6.5是实现补码定点加减法的基本硬件配置框图。 图中寄存器A、X、加法器的位数相等，其中A存放被加数(或被减数)的补码，X存放加数(或减数)的补码。当作减法时，由“求补控制逻辑”将送至加法器，并使加法器的最末位外来进位为1，以达到对减数求补的目的。运算结果溢出时，通过益出判断电路置“1”溢出标记V。GA为加法标记，GS为减法标记。 原码加减交替法所需的硬件配置 图6.11是实现原码加减交替法运算所需的硬件配置框图。 图中A、X、Q均为n+1位寄存器，其中A存放被除数的原码，X存放除数的原码。移位和加控制逻辑受Q的末位控制(＝1作减法，＝0作加法)，计数器C用于控制逐位相除次数n，为除法标记，V为溢出标记，S为商符。 补码加减交替法所需的硬件配置 补码加减交替法所需的硬件配置基本上与图6.11相似，只是图6.11中的S触发器可以省掉，因为补码除法的商符在运算中自动形成。此外，在寄存器中存放的均为补码。 4、浮点运算所需的硬件配置 由于浮点运算分阶码和尾数两部分，因此浮点运算器的硬件配置比定点运算器的复杂。分析浮点四则运算发现，对于阶码只有加减运算，对于尾数则有加、减、乘、除四种运算。可见点运算器主要由两个定点运算部件组成。一个是阶码运算部件，用来完成阶码加、减，以及控制对阶时小阶的尾数右移次数和规格化时对阶码的调整;另一个是尾数运算部件，用来完成尾数的图则运算以及判断尾数是否已规格化、此外，还需有判断运算结果是否溢出的电路等。 现代计算机可把浮点运算部件做成独立的选件，或称协处理器，用户可根据需要选择，不用选件的机器，也可用编程的方法来完成浮点运算，不过这将会影响机器的运算速度。 例如、?Intel80287是浮点协处理器、它可与?Intel80286或80386微处理器配合处理浮点数的算术运算和多种函数计算 5、原码除法的硬件配置 图6.9所示是原码加减交替除法运算的基本硬件配置框图。  图中寄存器均为n+1位，除法开始时A寄存器存放被除数的原码，X寄存器存放除数的原码，Q寄存器为0，计数器C用于控制移位的次数。除法开始后，首先通过异或运算（图中未画出）求出商符并存于S。接着将被除数和除数变为绝对值，然后开始上第一次商，并用其判断是否溢出。若溢出，置溢出标记V;若未溢出，则继续做加（减）和移位及上商操作（上商电路图中未画出），直到上商全部结束为止。图中C为除法标记，移位和加控制逻辑受Q寄存器末位商控制。 6、补码除法的硬件配置 补码除法运算的基本硬件配置框图与图6.9相似，只是由于商符自然形成，因此图6.9中的符号标记S可省略。此外，由于第一步操作要根据被除数和除数的符号决定做加法或减法以及补码除法上商的特点，因此图6.9中的移位和加控制逻辑以及上商的具体电路，两种除法的硬件配置是不同的。 7、浮点运算器的硬件配置 浮点运算器比定点运算器复杂，主要由两个定点运算部件组成，一个是阶码运算部件，用来完成阶码加、滅，以及控制对阶时小阶的尾数右移次数和规格化时对阶码的调整;另一个是尾数运算部件，用来完成尾数的运算（包括加、减、乘、除），以及判断尾数是否已规格化。此外，还需有判断运算结果是否溢出的电路等。 四、实验结果分析 对补码定点加减法所需的硬件配置、原码加减交替法所需的硬件配置和补码加减交替法所需的硬件配置有了一定的认识； 五、实验心得体会 通过本次实验，了解了运算器中各种运算方法所需的配置中的加减法，对计算机的运算有了一定的认识。