VHDL硬件描述语言与数字逻辑电路设计 第10章.ppt

　　　　　　 在数字系统设计初期，人们根据系统功能总会画出一些满足系统要求的电路框图，在这些电路框图中往往存在一些不合理或冗余的部分需要进行进一步优化，以提高系统的整体性能。这种冗余的部分在生成门级电路以后是很难去除的。因此，必须在电路框图阶段进行优化。 10.1.1 相同电路的处理　　 在系统设计的前期，设计人员不一定预先知道有多处存在着相同的运算电路，只有在画出电路框图后才会发现它们的存在。例如在图10-1(a)中，2个状态都需进行B+1运算，要正确实现其功能需要3个B+1的运算电路。但是，进行优化以后实际上只要用1个B+1的运算电路就可以实现正确的逻辑功能，如图10-1(b)所示。 　　 图10-1 多个相同运算电路优化实例(a) 有多个相同运算的电路；(b) 优化后采用一个运算电路 　　 如图10-1(a)所示，未优化的VHDL语言程序清单如下：　　ARCHITECTURE rtl of test IS　　 SIGNAL aReg，bReg，cReg：INTEGER RANGE 0 TO 1023；　　　　 BEGIN　　 PROCESS(clk) IS　　 BEGIN　　 IF(clk EVENT AND clk=1) THEN　　 CASE stateReg IS 　　 WHEN SO