第三章存贮系统2(2015年).ppt

3.6 Cache存储器 1、基本原理 （1）功能：解决CPU和主存之间的速度不匹配问题 一般采用高速的SRAM构成。 CPU和主存之间的速度差别很大采用两级或多级Cache系统 早期的一级Cache在CPU内，二级在主板上 现在的CPU内带L1 Cahe和L2 Cahe 全由硬件调度，对用户透明 3.6 Cache存储器 3.6 Cache存储器 （2）cache基本原理 地址映射； 替换策略； 写一致性； 性能评价。 3.6 Cache存储器 cache基本原理小结： cache是介于CPU和主存之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。 Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。 3.6 Cache存储器 cache基本原理小结： CPU与Cache之间的数据传送是以字为单位 主存与Cache之间的数据传送是以块为单位 CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU ，否则，则用主存读周期把此字从主存读出送