第9章 可编程外围接口芯片8255A及其应用.pptVIP

3.方式2 方式2称为双向总线方式。只有A口可以工作在这种 方式。在这种方式下，CPU与外设交换数据时，可在单一 的8位端口数据线PA7～PA0上进行，既可以通过A口把数 据传送到外设，又可以从A口接收从外设送过来的数据， 而且输入和输出数据均能锁存，但输入和输出过程不能同 时进行。在主机和软盘驱动器交换数据时就采用这种方式。 端口A工作于方式2时，端口C的5位（PC3～PC7） 作A口的联络控制信号，对应关系如下图所示： 方式选择控制字 4.C口状态字 当8255A工作于方式0时，C口各位作输入输出用。当 它工作于方式1和方式2时，C口产生或接收与外设间的联络 信号，这时，读取C口的内容可使编程人员测试或检查外设 的状态，用输入指令对C口进行读操作就可读取C口的状态。 C口的状态字有以下几种格式： （1）方式1状态字 输入状态字 输出状态字 （2）方式2状态字 其中D7～D3位为A组状态字，D2～D0位为B组所用， 当B口工作于方式1时，这几位作B口状态字，B口工作于 方式0时，这几位不是状态位，而是作输入输出用。 * 第九章 并行I/O接口芯片8255A 8255A是一种通用的可编程的并行I/O接口芯片，通过对它进行编程，可使芯片工作在不同的工作方式。在微型计算机系统中，用8255A作接口时，通常不需要附加外部逻辑电路就可直接为CPU与外设之间提供数据通道，因此它得到了极为广泛的应用。 9-1 8255A的工作原理 一、8255A的结构与功能 8255A的外部引脚和内部结构分别如下图所示。8255A主要由以下几个部分组成： 8255A的外部引脚 1.数据端口A、B、C 8255A内部包含3个8位的输入输出端口A、B、C，通过外部的24根输入输出线与外设交换数据或进行通信联络。端口A和端口B都可以用作一个8位的输入口或8位的输出口，C端口既可作为一个8位的输入或输出口用，又可作为两个4位的输入输出口（C口上半部分和C口下半部分）使用，还通常来配合A口和B口工作，分别用来产生A口和B口的输出控制信号和输入A口和B口的端口状态信号。 2.A组和B组控制逻辑 这是两组根据CPU的编程命令控制8255A工作的电路。它们内部有控制寄存器，用来接收CPU送来的命令字，然后分别决定A组和B组的工作方式，或对端口C的每一位执行置位或复位等操作。 8255A的端口A和端口C的上半部分（PC7～PC4）由A组控制逻辑管理，端口B和端口C的下半部分（PC3～PC0）由B控制逻辑管理。这两组控制逻辑都从读/写控制逻辑接受命令，从内部数据总线接收控制字，然后向各有关端口发出相应的控制命令。 3.数据总线缓冲器 这是一个双向三态的8位缓冲器，用作8255A和系统数据总线之间的接口。通过这个缓冲器和与之相连的8位数据总线D7～D0，接收CPU送来的数据或控制字，外设传送给CPU的数据或状态信息，也要通过这个数据总线缓冲器送给CPU。 4.读/写控制逻辑 这部分电路用来管理所有的内部或外部数据信息、控制字或状态字的传送过程。 它接收从CPU的地址总线和控制总线来的信号，并产生对A组和B组控制逻辑进行操作的控制信号。系统送到读/写控制逻辑的信号包括： RESET：复位信号，高电平有效。该信号有效时，将8255A控制寄存器内容都清零，并将所有的端口都置成输入口。 ：片选信号，低电平有效，由地址总线经I/O端口译码电路产生。只有当该信号有效时，CPU与8255A之间才能进行通信，也就是CPU可对8255A进行读/写等操作。 ：读信号，低电平有效。当 为低时，CPU才可能从8255A读取数据或状态信息。 ：读信号，低电平有效。当 为低时，CPU才可能向8255A写入数据或控制字。 A1、A0：端口选择信号。 A1A0=00，选中端口A； A1A0=01，选中端口B； A1A0=10，选中端口C， A1A0=11，选中控制命令口 8255A的控制信号与执行的操作之间的对应关系 ★8255A与CPU的连接及寻址 I/O并行接口芯片8255A其内部共有4个端口（A、B、C和控制命令口），通过其A1、A0引脚的电平组合来进行寻址，此两引脚一般接到地址总线的低两位上(并不一定是A1、A0）。 第二章讲8086系统存储器的组织结构时，提到过8086系统把1M字节空间的存储器分为奇存储体和偶存储体，其中奇存储体的数据线与系统数据总线的高