维修电工与技能训练模块七 触发器及时序逻辑电路功能测试与应用.pptVIP

图2.7.6为用4个D触发器构成的四位二进制异步加法计数器，它的连接特点是每个D触发器接成T’触发器，再由低位触发器的端与高一位的CP端相连接而组成，计数脉冲只加到最低位的触发器CP0端。 图2.7.6 四位二进制异步加法计数器 操作一 测试异步二进制加法计数器的功能 （1）选用两片CC4013双D触发器，以及16脚的插座两个，将集成块插入插座。 （2）按照图2.7.6的要求连接电路，R连接至逻辑开关输出接口，将低位CP0端连接单次脉冲源，作为计数脉冲，各个触发器的输出端Q3、Q2、Q1、Q0分别连接到0-1逻辑电平显示器输入接口。各个S端接低电平。 （3）在R端输入清零脉冲后，再逐个输入单次脉冲，观察Q3、Q2、Q1、Q0的状态。 将单次脉冲改为1Hz的连续脉冲，观察Q3～Q0状态。 操作二 测试异步二进制加减计数器的功能 上面操作一中的加法计数器稍加改动，就可以构成减法计数器，方法是将图2.7.6中每个D触发器的输出Q端与高一位的CP端相连接，即构成了一个四位二进制减法计数器。如图2.7.7所示。 图2.7.7 异步二进制减法计数器 （1）选用两片CC4013双D触发器，以及16脚的插座两个，将集成块插入插座。 模块七 触发器及时序逻辑电路功能测试与应用 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0