电脑组装与维修课件.ppt

Tiny-BGA Tiny-BGA（Tiny Ball Grid Array，小型球栅阵列封装）封装方式能减小芯片和整个内存的PCB的面积。Tiny-BGA可视为超小型的BGA封装。Tiny-BGA封装的电路连接也和传统方式不同，内存芯片和电路板的连接依赖芯片中心位置的细导线。在Tiny-BGA封装中，内存颗粒是通过一个个锡球焊接在PCB上的，由于焊点和PCB的接触面积较大，所以内存芯片在运行中所产生的热量可以很容易地传导到PCB板上并散发出去。Kingmax内存采用的就是Tiny-BGA封装方式。Kingmax内存如图4-6所示。 图4-6 BLP BLP（Bottom Lead Package，底部引脚封装）封装方式是在传统封装技术的基础上采用的一种逆向电路，由底部直接伸出引脚，其优点就是能节省大约90%的电路，使封装尺寸及芯片表面温度大幅下降。和传统的TSOP封装的内存颗粒相比，BLP封装明显要小很多。BLP封装与Kingmax内存的Tiny-BGA封装比较相似，BLP的封装技术使得电阻值大幅下降，芯片温度也大幅下降，工作的频率可达到更高。BLP封装方式如图4-7所示。 图4-7 CSP CSP（Chip Scale Package，芯片型封装）封装是在BGA基础上发展而来的。CSP可以让芯片面积与封装面积之比超过1:0.14，约为普通BGA的1/3，仅相当于TSOP内存芯片面积的1/6，这样在相同的体积下，内存可以装入更多的芯片，从而增大单位容量。与BGA封装相比，同等空间下CSP封装可以将存储容量提升3倍。CSP封装不但体积小，同时也更薄，从金属基板到散热体的最有效散热路径仅有0.2mm，大大提升了内存芯片在长时间运作后的可靠性，线路阻抗显著减小，芯片速度也随之得到大幅度的提升。此外，CSP封装内存芯片的中心导线形式有效地缩短了信号的传导距离，其衰减也随之减少，芯片的抗干扰、抗噪性也能得到大幅度提升，这也使得其存取时间比BGA封装快15%~20%。CSP封装的内存条如图4-8所示。 图4-8 内存的性能指标 tCK（时钟周期） 存取时间 CAS的延迟时间 tAC ECC 综合性能 tCK（时钟周期） tCK代表内存所能运行的最大频率，数字越小说明内存芯片所能运行的频率越高。对于一片普通的PC-100的SDRAM内存条来说，其芯片上的标识10代表了它的运行时钟周期为l0ns，即可在100MHz的外频下正常工作。大多数内存标号的尾数表示tCK周期，如PC-133标准要求tCK的数值不大于7.5ns。 存取时间 存取时间代表读取数据所延迟的时间。目前大多数SDRAM芯片的存取时间为5、6、7、8或10ns。如LG的PC100 SDRAM芯片上的标识为7J或7K，说明它的存取时间为7ns，但它的系统时钟频率依然是10ns，外频为100MHz。 CAS的延迟时间 CL（CAS Latency）为CAS（Column Address Strobe，列地址控制器）的延迟时间，这是纵向地址脉冲的反应时间，也是在一定频率下衡量支持不同规范内存的重要标志之一。如现在大多数的SDRAM（在外频为100MHz时）都能在CL＝2或CL＝3的模式下运行，也就是说，它们读取数据的延迟时间可以是两个时钟周期也可以是3个时钟周期。在SDRAM的制造过程中，可以将这个特性写入SDRAM的EEPROM（即SPB）中，在开机时主板的BIOS就会检查此项内容，并以CL＝2这一默认的模式运行。 tAC tAC是CAS延迟时的最大输入时钟值，PC-100规范要求在CL＝3时，tAC不大于6ns，而某些内存编号的尾数表示的就是这个值。 ECC ECC是新型内存中普遍提到的一种技术名词，它是内存校验的一种。ECC与传统的奇偶校验（Parity）类似，然而奇偶校验只能检测到错误所在，并不能进行纠正，ECC却可以纠正绝大多数错误。它不仅能够检测一位错误，而且能够纠正一位错误，这意味着系统能在不中断和不破坏数据的情况下继续运行。 一般来说，内存条上的内存芯片是以双数形式出现的，如果有时看到单数的内存芯片，说明该内存是支持ECC（Error Correction Coding或Error Cheching and Correcting，是一种具有自动纠错功能的内存）的，也就是说一旦发现内存其中一颗内存芯片有问题时，第5颗、第9颗或第17颗内存芯片就会自动替补。 综合性能 对于PC 100内存来说，就是要求当CL=3的时候，