第六章-常用时序逻辑器件.pptVIP

缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争－冒险现象。 异步计数器特点 优点：结构简单 三、任意进制计数器的构成方法 利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则只需一片N进制计数器；如果MN，则要多片N进制计数器。 实现方法 置零法（复位法） 置数法（置位法） 置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。 例：用74LS160构成一个6进制计数器 解： 置零法 74LS160具有异步清零功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 当MN时，一片N进制计数器即可实现 1 1 CLK 1 1 0 当计数器记成QDQCQBQA＝0110时，与非门输出低电平 信号给 端，将计数器置零。 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 1 1 CLK 1 1 0 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 特殊六进制计数器实现 Q3Q2Q1Q0 0000 0001 0010 0011 0100 1001 1 1 CLK 1 0 1 1 1 0 0 例：分析电路的功能 解： 当A=1时 其状态转换图如下： 构成十二进制计数器 当A=0时 其状态转换图如下： 构成十进制计数器 例:用集成异步二—五—十进制计数器74LS290接成六进制计数器（模六）。（不用其他元件）。已知74LS290的逻辑示意图和功能表。 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 首先将74LS290接成8421BCD码的十进制计数器，即将CLK1与Q0相连，CLK0作为外部计数脉冲CLK。 置零法构成六进制 74LS290具有异步清零功能 以下电路连接是否正确？ 警告:切不可将输出端相互短路！！ 这样接是正确的。 置9法构成六进制 Q3Q2Q1Q0 0000 0001 0010 0011 0100 1001 74LS290具有异步置9功能 0101 当MN时，需用多片N进制计数器组合实现 串行进位方式、并行进位方式、 整体置零方式、整体置数方式 若M可分解为M=N1×N2(N1、N2均小于N），可采用连接方式有： 若M为大于N的素数，不可分解，则其连接方式只有： 整体置零方式、整体置数方式 串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。 并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。 整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使清零端为0，将两片计数器同时置零。 整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使置数端为0，将两片计数器同时置数成适当的状态，获得M进制计数器。 例： 用两片4位同步二进制计数器接成256进制计数器. 解： ①并行进位方式 ②串行进位方式 例： 用两片74LS160接成二十九进制计数器. 解： ①整体置零方式 ②整体置数方式 6.3 顺序脉冲发生器 给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。由计数器和译码器两部分电路构成。 用移位计数器作顺序脉冲发生器 当移位计数器在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。当CP端不断输入系列脉冲时，Q0 ~ Q3端将依次输出正脉冲，并不断循环。 用计数器和译码器构成的顺序脉冲发生器 Q0 Q2 Q1 Q1 Q2 Q0 三位二进制加法计数器 3线-8线译码器 顺序脉冲发生器的电压波形图 计数器采用移位寄存型计数器可从根本上消除竞争－冒险现象. 当两个或两个以上触发器同时改变状态时发生竞争-冒险 例：使用74LS161和74LS138构成的8输出顺序脉冲发生器 * 第 六 章 常用时 序 逻 辑 器件 教学要求 1、掌握寄存器和移位寄存器的原理 2、掌握计数