北邮大二下-数电实验报告.docVIP

北京邮电大学 数字电路和逻辑设计实验 学院： 班级： 姓名： 学号： 班内序号： 实验一 实验名称 Quartus II 原理图输出法设计 半加器 实验任务要求 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 设计思路和过程 ◎设计思路 半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产 生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。 数据输入：被加数AI、加数BI 数据输出：半加和SO、进位CO ◎?设计过程 (1)列出真值表 输入 输出 AI BI SO CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 *表中两个输入是加数AI和BI，输出有一个是和SO，另一个是进位CO。 (2)根据真值表写出输出逻辑表达式 该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下：,。所以，可以用一个两输入异或门和一个两输入和门实现。 ◎实验原理图 仿真波形图及分析 根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。但我们也可以发现输出SO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。 全加器 二、实验任务要求 用实验内容1中生成的半加器模块和逻辑门