外文翻译格式样本.docVIP

毕业设计外文资料翻译 学 院： 信息科学与工程学院 专 业： 电子科学与技术 姓 名： 康兴华 学 号： 040704128 (用外文写)外文出处： 填入英文资料名称 (用外文写) 附 件： 1.外文资料翻译译文；2.外文原文。 指导教师评语： 签名： 年 月 日 附件1：外文资料翻译译文 UART的核 核的概况 带有Avalon接口的通用异步接收/发送器的核（UART的核）所执行的方式是为了沟通一个系统内置的Altera FPGA和外部设备之间的串行字符流。核实行RS-232协议计时，并提供可调波特率，奇偶，停止和数据位，以及可选RTS/CTS的流量控制信号。它的功能设置是可配置的，对于给定的系统，它允许设计者实现必要的功能。 核提供了一个简单的寄存器映射的Avalon存储器映射（Avalon-MM）的从属接口，使Avalon-MM的主控外设（如一个NiosII处理器）通过读和写控制寄存器和数据寄存器来简单的与核沟通。 该UART的核是SOPC Builder-ready，并且可以轻松的集成到任何SOPC Builder产生的系统中，本章包含以下章节： ■“功能描述”见8-2页 ■“设备和工具支持”见8-4页 ■“在SOPC Builder中对核实例化”见8-4页 ■“硬件仿真考虑”见8-9页 ■“软件编程模型”见8-9页 1. 功能描述 图1 展示了UART核的分块表注意图及图题的格式 注意图及图题的格式 核有两个用户可见部分： ■寄存器文件，它通过Avalon-MM从属端口来存取 ■RS-232的信号，RXD，TXD，CTS和RTS 1.1 Avalon-MM从属接口和寄存器 该UART的核提供了一个Avalon-MM从属接口到内部寄存器文件。连接用户接口包含6个16位的寄存器：控制，状态，rxdata，txdata，除数，endofpacket。一个主控外设，如一个NiosII处理器，可以使寄存器通过串行连接来控制核和传输数据。 该UART的核提供了一个活跃的中断请求（IRQ）输出，当新的数据已收到或当核心准备传输另一字符时，可以要求一个中断，进一步的细节见8-20页“中断行为”。 Avalon-MM从属端口有能力随流量控制来转移。该UART的核可用于连接直接存储器（DMA）外设与Avalon-MM流量控制来使连续数据传输自动化。比如，UART的核和存储器之间。见“计时器核心”篇章细节。见“Avalon存储器映射接口规格”内容来了解Avalon-MM接口细节。 1.2 RS-232接口 该UART的核实现了RS-232的异步传输和接收逻辑。该UART的核通过TXD和RXD端口发送和接收串行数据。大多数Altera的FPGA系列产品的输入/输出缓冲不符合RS-232的电压水平，如果由一个RS-232连接器的信号来直接驱动，将有可能受到损害。为了遵守RS-232的电压信号规格，在FPGA的I/O引脚与外部RS-232连接器之间需要一个外部电平移动式缓冲（例如Maxim Max3237）。 该UART的核使用逻辑0为标志，逻辑1为空间0。必要的话，FPGA里面的逆变器可以用来扭转任何RS-232信号的极性。 1.3 发射器的逻辑 该UART的发射器包含一个7位，8位或9位的txdata控制寄存器和一个相应的7位，8位或9位的发射移位寄存器。Avalon-MM主控外设通过Avalon-MM从属端口来写入txdata控制寄存器。当一个串行发射移位操作当前没有进展时，发射移位寄存器自动从txdata寄存器上载入。发射移位寄存器直接提供TXD输出。数据以最低有效位元（LSB）开头，转移出TXD脚发送。 这两个寄存器提供双重缓冲，当先前被写入的字符转移出时，一个主控外设可以将一个新的数值写入txdata寄存器。该主控外设可以通过读状态寄存器的准备信号（trdy），发射器移位寄存器（tmt）以及发射器超支误差（toe）位来监测发射器状态。 发射器逻辑自动插入RS-232的规格要求的串行TXD数据流中开始，停止和奇偶位的正确数目。 1.4 接收器的逻辑 该UART的接收器包括一个7位，8位，或9位接收器移位寄存器和相应7位，8位或9位rxdata