- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第五章 时序逻辑电路 学习目标 简述同步时序逻辑电路和异步时序逻辑电路的特点。 阐明同步时序逻辑电路的分析和设计方法,并熟练运用。 说明异步时序逻辑电路的设计思想。 阐明移位寄存器、计数器等常用时序逻辑电路的逻辑功能及其应用特点。 阐述计数器的有关概念,熟练设计计数器电路。 简述运用MSI实现时序逻辑电路设计的基本方法。 运用MSI设计方法,设计任意进制计数器电路。 第五章 时序逻辑电路第一节 概 述 一、时序逻辑电路的特点 在时序逻辑电路中,任一时刻的输出不仅取决于该时刻的输入信号,而且还取决于电路原来的工作状态。 第五章 时序逻辑电路第一节 概 述 一、时序逻辑电路的特点 时序逻辑电路,包括组合电路和存储电路两部分,时序电路的状态是靠具有记忆功能的存储电路来记忆和表征的。 存储电路可以由触发器构成,也可以由带反馈的组合延迟电路来实现。 第五章 时序逻辑电路第一节 概 述 一、时序逻辑电路的特点 组合逻辑电路至少有一个输出反馈到存储电路的输入端,存储电路的状态至少有一个作为组合电路的输入,与其它输入信号共同决定电路的输出。 第五章 时序逻辑电路第一节 概 述 二、时序逻辑电路的功能描述 触发器就是最简单的时序逻辑电路,因此触发器逻辑功能的描述方法也适用于时序逻辑电路。 其主要方法有逻辑方程式、状态转换表、状态转移图和时序图(工作波形图)等。 第五章 时序逻辑电路第一节 概 述 二、时序逻辑电路的功能描述 逻辑方程式包括: Z(tn)=F[X(tn),Y(tn)] 电路输出函数W(tn)=G[X(tn),Y(tn)] 存储电路的激励函数Y(tn+1)=H[W(tn),Y(tn)] 存储电路的状态方程 第五章 时序逻辑电路第一节 概 述 三、时序逻辑电路的分类 按其状态改变方式的不同,可分为同步时序逻辑电路和异步时序逻辑电路。 按其输入与输出信号的关系不同,可分为米里(Mealy)型和摩尔(Moore)型两类。 第五章 时序逻辑电路第二节 时序逻辑电路的分析 时序逻辑电路的分析,就是对一个给定的时序逻辑电路,找出在输入信号及时钟信号作用下,电路状态和输出的变化规律,从而确定该电路的逻辑功能。 分析时序逻辑电路可按以下步骤进行。 第五章 时序逻辑电路第二节 时序逻辑电路的分析 例一 试分析下图所示的同步时序电路。 第五章 时序逻辑电路第三节 计 数 器 计数器是统计输入脉冲个数的时序电路。在数字系统中,它主要用于计数、定时、分频及执行数字运算等。 根据计数器结构的不同,常分为同步计数器和异步计数器。 根据计数器在计数过程中数值增、减的情况不同,可分为递增计数器、递减计数器和可逆计数器。 根据计数器计数长度(模值)的不同,可分为二进制计数器和非二进制计数器(任意进制)。 第五章 时序逻辑电路第三节 计 数 器 同步二进制计数器 第五章 时序逻辑电路第三节 计 数 器 同步二进制计数器 4位同步二进制可逆计数器 同步十进制计数器 异步二进制计数器 第五章 时序逻辑电路第三节 计 数 器 中规模集成计数器 74LS161 第五章 时序逻辑电路第三节 计 数 器 中规模集成计数器 74LS290 第五章 时序逻辑电路第四节 寄存器和移位寄存器 寄存器是一种重要的数字逻辑部件,常用来暂时存放数据、指令等。 在实际应用中,有时还需要将寄存器中的数据进行移位,具有移位功能的寄存器称为移位寄存器。 移位寄存器通常又分为单向移位寄存器和双向移位寄存器。 第五章 时序逻辑电路第四节 寄存器和移位寄存器 寄存器主要由触发器构成。一般应具有接收、存放和清除数码的功能。 第五章 时序逻辑电路第四节 寄存器和移位寄存器 移位寄存器可以有四种工作方式:串行输入—串行输出;串行输入—并行输出;并行输入—串行输出;并行输入—并行输出 。 第五章 时序逻辑电路第五节 时序逻辑电路的设计 时序逻辑电路设计的几种方法 采用标准的小规模集成器件触发器和门电路,通过一般步骤得到符合要求的逻辑电路。 采用标准中、大规模集成组件进行逻辑设计。 采用由软件组态的大规模集成器件,如:微处理器等设计应用系统。 可编程逻辑器件是设计现代数字系统的理想期间,以其高性能、高可靠性、可擦除及输出逻辑可组态的特性,使数字系统设计大大简化。 第五章 时序逻辑电路第五节 时序逻辑电路的设计 时序逻辑电路的设计,就是根据给定问题的逻辑要求,设计出满足其逻辑要求的电路,并力求电路最简,工作稳定。 第五章 时序逻辑电路第五节 时序逻辑电路的设计 时序逻辑电路设计的一般步骤 根据设计要求进行逻辑抽象,画出原
文档评论(0)