LDX_DSP原理与应用_张卫宁_第2章(1).ppt

第2章 TMS320C54x的硬件结构及原理 第2章 TMS320C54x的硬件结构及原理 第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP结构框图 例如：TMS320VC5402芯片结构 （1）存储空间 多总线结构。片内有3条16位数据总线（CB、DB、EB）、1条16位的程序总线（PB）、以及4条对应的地址总线。 地址线20根，可寻址程序空间1M字，数据和I/O空间各64K字。 片内ROM容量为4K×16位 片内双寻址RAM(DRAM)容量为16K×16位。 （2）在片内外围电路 软件可编程等待状态发生器和可编程分区切换逻辑电路。 带有内部振荡器或用外部时钟源的片内锁相环（PLL）时钟发生器。 2个高速、全双工多通道缓冲串行口（McBSP） 增强型8位并行主机接口（HPI8） 2个16位定时器 6通道DMA控制器 具有符合IEEE1149.1标准的在片仿真接口JTAG。 （3）电源、时钟与封装 单周期定点指令的执行周期为10ns（100MIPS） I/O电源电压3.3V，内核1.8V 可用IDLE1、IDLE2、IDLE3指令控制芯片功耗以工作在省电方式。 144引脚的薄形四边形引脚扁平封装（LQFP）或144脚的球栅阵列封装（BGA）。 TMS320VC5402芯片的结构及技术性能 1. 电源引脚 第2章 TMS320C54x的硬件结构及原理 其它降低功耗的功能: C54x还可以通过关闭外部总线和关闭时钟输出CLKOUT来降低芯片的功耗。 关闭外部总线是指关断片内的外部接口时 钟，使接口处于低功耗状态。 关闭时钟输出是指通过指令来禁止CLKOUT 信号的输出。 第2章 TMS320C54x的硬件结构及原理 2.6 中断系统 嵌入式微处理器都具有实时处理功能，对外部 随机事件能够进行及时的响应和处理，这是靠中断 技术来实现的。 处理流程： 外部中断申请引脚或片内外设发出中断申请 CPU终止主程序的正常执行 转去执行中断服务程序(ISR) 再返回主程序被打断位置继续执行主程序。 第2章 TMS320C54x的硬件结构及原理 2.6.1 C54x的中断申请源 1. 中断的分类 : 软件中断 硬件中断 中断申请源的不同 屏蔽的角度 可屏蔽中断 非屏蔽中断 2. 中断优先级: 中断的优先级是由芯片本身确定的, CPU将按照其优先级 的高低来确定响应次序 第2章 TMS320C54x的硬件结构及原理 3 中断源的地址偏移量和优先级表 （30个）详见P39 软件中断#21 —— 18H SINT21 6 软件中断#22 —— 1CH SINT22 7 软件中断#20 —— 14H SINT20 5 软件中断#19 —— 10H SINT19 4 软件中断#18 —— 0CH SINT18 3 软件中断#17 —— 08H SINT17 2 不可屏蔽中断 2 04H NMI/SINT16 1 复位(硬件和软件复位) 1 00H RS/STIRN 0 功 能 中断优先级 中断地址 中断名称 中断序号 第2章 TMS320C54x的硬件结构及原理 3 中断源的地址偏移量和优先级表 软件中断#29 —— 38H SINT29 14 软件中断#30 —— 3CH SINT30 15 软件中断#28 —— 34H SINT28 13 软件中断#27 —— 30H SINT27 12 软件中断#26 —— 2CH SINT26 11 软件中断#25 —— 28H SINT25 10 软件中断#24 —— 24H SINT24 9 软件中断#23 —— 20H SINT23 8 功 能 中断优先级 中断地址 中断名称 中断序号 第2章 TMS320C54x的硬件结构及原理 3 中断源的地址偏移量和优先级表 保留(默认)或DMA通道0中断， 由DMPREC寄存器选择 9 58H 保留(DMAC0)/SINT6 22 缓冲串口McBSP0发送中断 8 54H BXINT0/SINT5 21 缓冲串口McBSP0接收中断 7 50H BRINT0/SINT4 20 内部定时器0中断 6 4CH TINT0/SINT3 19 外部用户中断#2 5 48H INT2/SINT2 18 外部用户中断#1 4 44H INT1/SINT1 17 外部用户中断#0 3 40H INT0/SINT0 16 功 能 中断优先级 中断地址 中断名称 中断序号 第2章 TMS320C54x的