《存储器》-(精选)课件.pptVIP

第5章 半导体存储器 5.1 概述 一、半导体存储器的分类 随机存取存储器RAM 使用属性: 可读可写、断电信息丢失 按制造工艺分类 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 ——微机中几乎都用MOS型RAM MOS型RAM的分类 静态RAM(SRAM)：其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。 动态RAM(DRAM)：存储单元电路以电容为基础,电路简单,集成度高,功耗低,但因电容漏电,需定时刷新。 组合RAM(IRAM)：附有片上刷新逻辑的DRAM,兼有SRAM和DRAM的优点。 二. 主要性能指标 衡量半导体存储器的指标很多,如功耗,价格,可靠性等,但从选用来看主要考虑容量,存取时间和价格。 三、半导体存储器芯片的结构 存储体：存储器芯片的主要部分，用来存储信息 地址译码电路：根据地址编码来选中芯片内某个特定单元 控制逻辑：选中存储芯片，控制读写操作 ① 存储体 存储单元 地址 例：32K×8的SRAM芯片62256 ② 地址译码电路 ③ 片选和读写控制逻辑 片选端 CS*或CE* 有效时，可以对该芯片进行读写操作 输出 OE* 控制读操作。有效时，片内数据输出 对应系统的RD* 写 WE* 控制写操作。有效时，数据进入芯片中 对应系统的WE* 5.2 随机存取存储器（RAM） 5.2 随机存取存储器（RAM） 静态RAM SRAM 6264 SRAM 2114 一、静态RAM SRAM芯片6264 28个引脚： SRAM芯片6264 工作方式 2114芯片 SRAM 的读周期 TA读取时间：从读命令发出到数据稳定出现的时间，给出地址到数据出现在总线上 TRC读取周期：两次读取存储器所允许的最小时间间隔，有效地址维持的时间 SRAM 的写周期 TW写入时间：从写命令发出到数据进入存储单元的时间，写信号有效时间 TWC写入周期：两次写入存储器所允许的最小时间间隔，有效地址维持的时间 二、动态RAM 动态RAM DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址 DRAM芯片4116 存储容量为 16K×1 16个引脚： 7根地址线 A6～A0 1根数据输入线 DIN 1根数据输出线 DOUT 行地址选通 RAS* 列地址选通 CAS* 读写控制 WE* DRAM 的读周期 行地址选通信号RAS*有效，开始传送行地址； 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号； 读写信号WE*读有效； 数据从DOUT引脚输出 DRAM 的写周期 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元 DRAM 的刷新 采用“仅行地址有效”方法刷新： 行地址选通RAS*有效，传送行地址；CAS*无效，无列地址； 芯片内部实现一行存储单元的刷新；没有数据输入输出； 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新 内存条 5.3 只读存储器ROM 1、掩模ROM 3、可擦除可编程EPROM EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个存储单元都是信息1 编程就是将某些单元写入信息0 Intel 2764芯片 EPROM 2764的功能 4、电擦除可编程EEPROM 闪存（Flash Memory） 采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加电的情况下，信息可以保持10年。 能在线擦除和重写。 由EEPROM发展起来，属于EEPROM 目前几乎所有主板中的BIOS ROM均采用Flash 5.4 存储器设计 5.4 SRAM与CPU的连接 这是本章的重点内容 SRAM与CPU的连接 译码方法同样适合I/O端口 1.存储芯片与系统数据总线连接 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部与系统的8位数据总线相连 2114的数据线不足8根——位扩充 各芯片的数据线连接系统数据总线的不同位数 这些芯片应被看作是一个整体；称为“芯片组” 2.存储芯片与系统地址总线连接 （1）字选（片内译码） （2）片选 存储系统常需利用多个存储芯片扩充容量， 也就是扩充了存储器地址范围 这种扩充简称为 “字扩充” 进行“地址