移位寄存器模块功能测试2014.pptVIP

数字逻辑与数字系统实验 实验五：移位寄存器功能测试及设计 学习移位寄存器的工作原理； 掌握移位寄存器的功能的测试方法。 掌握移位寄存器Verilog语言实现法。 实验目的 实验原理 移位寄存器的逻辑功能及测试 移位寄存器 移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。 实验原理 移位寄存器的逻辑功能及测试 A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；SR为右移串行输入端，SL为左移串行输入端； S1、S0为操作模式控制端； CR为异步清零端； CP为时钟脉冲输入端。 实验原理-74LS194芯片介绍 实验原理 移位寄存器的逻辑功能及测试 74LS194有5种不同操作模式：清零、左移、右移、置数以及保持。S1、S0和CR 端的控制作用如下表所示。 操作 输入 输出 功能描述 复位 CLR 控制 S1S0 串入 SL SR DCBA 时钟 CLOCK QAQBQCQD 1 0 XX X X 0 1 0 1 X 0000 清零 2 1 10 1 0 1 1 0 1 0 1 ↑ {QBQCQD (SL) }(n） 左移 3 1 01 0 1 1 1 0 1 0 1 ↑ {(SR)QAQBQC}(n） 右移 4 1 11 X X 0 1 0 1 ↑ ABCD 置数 5 1 00 X X 0 1 0 1 ↑ {QAQBQCQD}(n） 保持 74LS194的使用方法 实验内容 移位寄存器的逻辑功能及测试 1.测试移位寄存器模块74194的逻辑功能 （1）新建原理图文件Test_74194.bdf；如下图 实验内容 移位寄存器的逻辑功能及测试 操作 输入 输出 功能描述 复位 CLR 控制 S1S0 串入 SL SR ABCD 时钟 CLOCK QAQBQCQD 1 0 XX 1 0 1 0 1 X 2 1 10 1 0 1 0 1 ↑ 3 1 11 1 0 1 0 1 ↑ 4 1 01 1 0 1 0 1 ↑ 5 1 00 1 0 1 0 1 ↑ （2）编译；建立波形文件；仿真；填表。 实验内容 移位寄存器的逻辑功能及测试 2、右移位寄存器的Verilog程序 实验内容 移位寄存器的逻辑功能及测试 右移位寄存器的Verilog程序-仿真程序 循环语句： for (i=0;i3;i=i+1) 注意：没有end结尾 循环语句还有：forever；repeat；while语句。 整型数定义关键字：integer; Verilog语言日积月累 移位寄存器的逻辑功能及测试 实验测试内容 移位寄存器的逻辑功能及测试 实验步骤： (1)新建项目或打开项目 --*.qpf (2)新建Verilog文件--*. V (3)编译；建仿真波形文件--*.vwf; (4)分配管脚:为输入输出信号分析管脚，编译，生成_*.sof文件，下载。 实验内容 移位寄存器的逻辑功能及测试 测试表格 操作 输入 输出 复位 cr d 时钟 clk QAQBQCQD 1 0 X X 2 1 1 ↑ 3 1 1 ↑ 4 1 1 ↑ 5 1 1 ↑ 实验内容 移位寄存器的逻辑功能及测试 思考题 用74LS194构成一个左循环移位寄存器，画出电路图并验证之； 用74LS194构成一个右循环移位寄存器，画出电路图并验证之； 用Verilog语言编写一个左移位寄存器，仿真验证；