原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第九章 MOS逻辑功能部件 本章介绍几种逻辑功能部件 9.1 多路开关 9.2 加法器 9.3 算数逻辑单元 9.4 寄存器 9.1 多路开关 多路开关又叫数据选择器，在控制信号的作用下从多个数据通道中选择某一路到输出端。 夺路开关真值表 ：表9.1 E/D NMOS多路开关 9.2 加法器 二进制全加器真值表 9.2.1 组合逻辑加法器 由于CARRY信号是“逐位”通过各级的，而SUM信号不是，所以CARRY相对与SUM信号有个延时，且随级数的增加而增加。 为了减小延时，可以省去进位输出端的反相器。（如图9.5 b图有错误） 9.2.2传输门加法器 优点：SUM和CARRY延时相同 9.3 算术逻辑单元 9.3.2 以传输门为主体的算术逻辑单元 9.4 寄存器 寄存器是用以暂时存放信息的，有记忆功能的部件 这里主要介绍动态移位寄存器 9.4.2移位寄存器 如图9.13所示，为一移位寄存器，其中MR为复位输入，Q3~Q1为4个输出，S1,S0的不同组合，该电路可以有保持、右移、左移和并行置数4种功能。 9.4.4动态移位寄存器 1.两相有比动态移位寄存器 2.两相无比动态移位寄存器 * * D0 D1 D2 D3 0 1 0 1 0 0 1 1 Y K0 K1 表9.1 四选一多路开关真值表 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 CARRY SUM A⊕B P=A+B G=AB B A C 图9.4 图9.4 该电路结构简单，节省管子， K1~K4为控制信号，AB作为 输入信号，可实现不同的功能， 如表9.4所示 Ф1＝1时,C2上的数据传输 到C3上； Ф2＝1时,C3上的数据传输 到C5上； 为了提高各级输出信号的 速度，可用幅度高于电源 VDD的时种脉冲。（？） 且C3,C5上的高电平就可以 接近或达到VDD。（？）
文档评论（0）