十进制加法器.docVIP

燕 山 大 学 课 程 设 计 说 明 书 共 页 第 页 燕山大学 课 程 设 计 说 明 书 题目：十进制加法器 学院（系）：电气工程学院 年级专业：11级计算机控制1班 学 号：110103010056 学生姓名：吴尚志 指导教师：李建霞 吕宏诗 教师职称： 实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 110103010056 学生姓名 吴尚志 专业（班级） 11级计控1班 设计题目 十进制加法器 设 计 技 术 参 数 ●在数码管上显示加数、被加数和结果 ●设置加数和被加数。当加数和被加数超过9时显示为“0”，且在点阵上显示“E”。 设 计 要 求 ●在4个数码管显示加数、被加数和结果 ●分别用4个拨码开关设置加数和被加数 ●当加数、被加数超过9时，蜂鸣器报警5秒 工 作 量 ●学会使用Max+PlusII软件和实验箱 ●独立完成电路设计，编程下载、连接电路和调试 ●参加答辩并书写任务书 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计B指导书》. 指导教师签字 李建霞 吕宏诗 基层教学单位主任签字 李鑫滨 说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。2013年12月27 日 年 月 日 目 录 第1章 设计说明 …………………………………………………………………………3 1.1 设计思路…………………………………………………………………………………3 1.2模块介绍…………………………………………………………………………………3第2章 原理图………………………………………………………………………………10第3章 波形仿图…………………………………………………………………………11 第4章 管脚锁定…………………………………………………………………………12 第5结 总结………………………………………………………………………………13 参考文献 ……………………………………………………………………………………14 第1章 设计说明 1.1设计思路：先分别用两个7485数值比较器，将加数及被加数分别与9比较，输出的结果再与输入值分别相与，便可设置加数和被加数，当加数和被加数超过9时均按0处理，此时用两个数码管显示加数与被加数。用得到的加数和被加数通过一个全加器74283相加，74283得出的结果小于9时可以直接输出，大于9时则需要进行加6修正，按照该要求设计一个逻辑电路，将结果与第一个74283的结果再通过第二个74283，得出的结果通过两个数码管分别显示十位和个位，这样便可得到所要求的十进制加法器。 1.2模块介绍： 数值比较器 功能介绍：X1-X4，Y1-Y4为加数，被加数的二进制表示。 B0-B3（1001）为十进制数9。 7485为四位数值比较器。 分别用4个拨码开关设置加数和被加数，当输入值小于等于9时，则ALBO或AEBO为1，7485输出端通过一个或门输出为1，再同输入值相与，最右端所接的数码管则可显示该值；若输入值大于9，则ALBO和AEBO都为0.，通过或门输出为0，再同输入值相与，最右端所接的数码管显示为0。 7485功能表 数值比较器真值表 Ａ Ｂ ＡＬＢＯ ＡＥＢＯ ＡＧＢＯ ００００ １００１ １ ０ ０ ０００１ １ ０ ０ ００１０ １ ０ ０ ００１１ １ ０ ０ ０１００ １ ０ ０ ０１０１ １ ０ ０ ０１１０ １ ０ ０ ０１１１ １ ０ ０ １０００ １ ０ ０ １００１ ０ １ ０ １０１０ ０ ０ １ １０１１ ０ ０ １ １１００ ０ ０ １ １１０１ ０ ０ １ １１１０ ０ ０ １ １１１１ ０ ０ １ 2.静态数码管 功能介绍：图为６位段控共阳极数码管“DS1B”“DS2B”，其显示为静态方式。 比较器输出的数值分别赋予“1D0”“1D1”“1D2”“1D3”，“1D4”“1D5”“1D6”“1D7”，通过译码后输出到“DS1B”“DS2B”数码管，并以十六进制方式显示加数和被加数。 3.74283加法器 功能介绍：74283为一个四位超前进位加法器，它是由超前进位电路构成的快速进位的4位全加器电路，可实现两