实验5_组合逻辑电路(加法器).ppt

下载文档 降价啦

4
0
约1.09千字
约 9页
2019-09-23 发布于湖北
举报
版权申诉
保障服务

实验5_组合逻辑电路(加法器).ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

实验四半加器、全加器一、实验目的 1．熟悉数据实验箱的测试及使用方法 2. 掌握常用集成电路的结构与连线方式 2 ．验证半加器、全加器的逻辑功能及测试方法四、实验报告1．整理实验数据及结果，按要求填写表格。2．讨论器件的作用，全加器中使用各器件多少片，在全加器电路图中标出各引线对应各器件的引脚号。? 二、实验设备 1．数字电子实验箱 2．元器件:74LS00，74LS02，74LS04， 74LS86集成芯片各一块 3．连接导线若干 74LS00和74LS86的引脚排列图 =1 =1 =1 =1 74LS86 四异或门 1 GND 4 2 VCC 3 14 8 12 6 13 10 7 11 5 9 74LS00 四2输入端与非门 1 4 2 3 6 7 5 GND 14 8 12 13 10 11 9 VCC 74LS04和74LS02的引脚排列图 74LS04 六非门 GND VCC 14 8 12 13 10 11 9 1 1 4 2 3 6 7 5 1 1 1 1 1 74LS02 四或非门 1 GND 4 2 VCC 3 14 8 12 6 13 10 7 11 5 9 ≥1 ≥1 ≥1 ≥1 数字实验箱面板图 1．用逻辑门组成半加器三、实验内容及步骤： 0 1 1 0 0 0 1 Ai 输入 1 Bi C i Si 输出 Bi Ai Ci Si =1 1 5 2 6 3 74LS86 1 1 74LS00 2 3 74LS04 测量真值表 2．用逻辑门组成全加器逻辑函数测量真值表三、实验内容及步骤： 0 1 1 0 1 0 1 1 0 0 0 1 1 1 1 0 Ci-1 0 1 0 0 0 0 1 Ai 输入 1 Bi C i Si 输出 2．用逻辑门组成全加器 (逻辑电路图）三、实验内容及步骤： =1 =1 1 ≥1 1 Si 1 Ai Bi Ci-1 Ci 86 86 00 04 02 00 04 04 五、思考题（写在实验报告中）通过对加法器输入、输出信号的对应关系的测试，说明组合逻辑电路的特点。